ヘテロジニアスな並列計算環境における最適な負荷割当(コンピュータシステム)
スポンサーリンク
概要
- 論文の詳細を見る
性能の異なる計算機で構成されるヘテロな並列計算環境において並列プログラムを動作させる際, 各計算機への処理の割当がプログラムの実行速度に大きく影響する. 本論文では, ヘテロな環境で並列プログラムを実行させる際の最適な負荷割当を理論的に導く. ベースは, アムダールの法則として知られているモデルをヘテロな環境に拡張した非常に単純なモデルである. 並列プログラムに並列可能な部分と逐次処理が必要な部分が含まれており, その比率により最適な負荷割当が異なることを示す. また, 最適な処理分配を行った際の速度向上率と並列処理の効率を示す. 更に, 並列ベンチマークプログラムをヘテロな並列環境で動作させた際の実験結果を示し, 本論文の割当方法により単純な性能比での負荷割当に比べ性能向上が期待できることを示す.
- 社団法人電子情報通信学会の論文
- 2005-11-01
著者
関連論文
- 動的再構成可能プロセッサへのJPEGエンコーダの実装と評価(リコンフィギャラブル応用)
- 動的再構成可能プロセッサDAPDNA-2へのアプリケーション実装手法の比較・評価(設計手法)
- 5ZB-6 マルウェア検出処理のハードウェア化の検討(セキュリティ(5),学生セッション,セキュリティ)
- ヘテロジニアスな並列計算環境における最適な負荷割当(コンピュータシステム)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェアを利用したパターンマッチング処理手法の提案(アプリケーション)
- D-18-4 部分再構成可能FPGAへのAES暗号回路の実装手法の検討(D-18.リコンフィギャラブルシステム,一般セッション)
- C-011 動的再構成可能ハードウェアの設計におけるJHDL利用手法の提案(リコンフィギャラブルシステムと応用,C分野:ハードウェア・アーキテクチャ)