動的再構成可能ハードウェアを利用したパターンマッチング処理手法の提案(アプリケーション)
スポンサーリンク
概要
- 論文の詳細を見る
ハードウェアを用いた文字列のパターンマッチング処理は,比較対象となるパターンが増加するほど回路規模が増大する問題がある.そこで本研究では,動的再構成可能ハードウェアを利用したパターンマッチング処理手法を提案し面積削減効果等を評価する.提案する回路は,全ての比較パターンの先頭部分の比較回路を常に保持する固定部と,人力されたデータとの一致状況に応じて後続の文字列比較を段階的に行う動的再構成部により構成される.マルウェア検出への応用を想定し比較対象がClamAVのウィルスパターンセットである場合,本構成により検出能力を落とすことなく動的再構成部に要する回路規模を大幅に削減できることが判明した.比較パターンの全ての文字数分のAND回路とFFをそのまま並べる固定的なハードウェアに対して,提案する回路では全体の回路規模で,固定部が担う比較が先頭2文字の時に3.1%.先頭5文字の時に7.7%となることが試算できた.
- 2011-09-19
著者
関連論文
- 動的再構成可能プロセッサへのJPEGエンコーダの実装と評価(リコンフィギャラブル応用)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討 (リコンフィギャラブルシステム)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討 (コンピュータシステム)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討 (VLSI設計技術)
- 動的再構成可能プロセッサDAPDNA-2へのアプリケーション実装手法の比較・評価(設計手法)
- 5ZB-6 マルウェア検出処理のハードウェア化の検討(セキュリティ(5),学生セッション,セキュリティ)
- ヘテロジニアスな並列計算環境における最適な負荷割当(コンピュータシステム)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェアを利用したパターンマッチング処理手法の提案 (リコンフィギャラブルシステム)
- 動的再構成可能ハードウェアを利用したパターンマッチング処理手法の提案(アプリケーション)
- D-18-4 部分再構成可能FPGAへのAES暗号回路の実装手法の検討(D-18.リコンフィギャラブルシステム,一般セッション)
- C-011 動的再構成可能ハードウェアの設計におけるJHDL利用手法の提案(リコンフィギャラブルシステムと応用,C分野:ハードウェア・アーキテクチャ)