動的再構成可能プロセッサへのJPEGエンコーダの実装と評価(リコンフィギャラブル応用)
スポンサーリンク
概要
- 論文の詳細を見る
近年,動的再構成可能ハードウェアが注目され,研究が盛んになるとともにその有効性を定量的に評価することが重要になってきている.そこで,本稿ではアイピーフレックス社のDAPDNA-2へJPEGエンコーダを実装し,その評価を行った結果を示す.DAPDNA-2の動的再構成可能な並列処理エンジン(DNA)へJPEGエンコード処理の表色系の変換および2次元離散コサイン変換を実装し,その他の処理を専用のRISCプロセッサ(DAP)へ実装した.DNAへの処理の実装ではハードウェアリソースを有効に使用するために表色系の変換を行う画路を4並列に,2次元離散コサイン変換を行う回路を2並列に実装し,また,動的再構成に必要な制御処理時間の削減を目指す実装を行った.DNAへ実装した処理は入力画像のサイズが大きい場合には汎用PC (Pentium4 2.8GHz)と同等かそれ以上の処理速度を実現し,また,消費エネルギーはPCと比べ1/50程度となることが確認された.
- 2008-09-18
著者
関連論文
- 動的再構成可能プロセッサへのJPEGエンコーダの実装と評価(リコンフィギャラブル応用)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討 (リコンフィギャラブルシステム)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討 (コンピュータシステム)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討 (VLSI設計技術)
- 動的再構成可能プロセッサDAPDNA-2へのアプリケーション実装手法の比較・評価(設計手法)
- 5ZB-6 マルウェア検出処理のハードウェア化の検討(セキュリティ(5),学生セッション,セキュリティ)
- ヘテロジニアスな並列計算環境における最適な負荷割当(コンピュータシステム)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェア向け設計環境におけるJHDLの利用に関する検討(FPGA設計環境とテスト,FPGA応用及び一般)
- 動的再構成可能ハードウェアを利用したパターンマッチング処理手法の提案 (リコンフィギャラブルシステム)
- 動的再構成可能ハードウェアを利用したパターンマッチング処理手法の提案(アプリケーション)
- D-18-4 部分再構成可能FPGAへのAES暗号回路の実装手法の検討(D-18.リコンフィギャラブルシステム,一般セッション)
- C-011 動的再構成可能ハードウェアの設計におけるJHDL利用手法の提案(リコンフィギャラブルシステムと応用,C分野:ハードウェア・アーキテクチャ)