Siインタポーザへのデカップリングキャパシタ内蔵技術(<特集>次世代電子機器における先端実装技術と環境調和型実装技術論文)
スポンサーリンク
概要
- 論文の詳細を見る
クロック周波数が既にGHz領域にあるCPU等の高性能LSIでは,デカップリングキャパシタについても,高周波性能の更なる向上が不可欠となっている.電圧変動によるLSIの誤動作を抑制するには,LSIとキャパシタ間を最短に接続することによって,配線による寄生インダクタンスを低減することが重要であり,そのためにはLSIとパッケージ基板の間にキャパシタを配置することが有効である.そこで我々は,大容量の薄膜キャパシタを内蔵したSiインタポーザを開発した.本インタポーザのビアピッチは220μmで20mm角に4,034個の貫通ビアが形成されている.薄膜キャパシタの誘電体には(Ba,Sr)TiO_3:BSTを用いており,Yドーピングによる容量アップと漏れ電流低減を同時に実現した.また,アモルファスBST薄膜を利用した耐湿性改善対策により,優れた信頼性を示す.更に,キャパシタ電極の多端子化,狭ピッチ化により,極めて低いESLが実現できることを実証した.
- 2009-11-01
著者
関連論文
- 超高周波対応ローコストMMICパッケージ
- 絶縁膜とビアポストの同時研削を用いた多層配線技術
- ビアポストと研削平たん化法を用いたパッケージ用微細多層配線技術(高密度SiP・3次元実装技術,高性能電子機器を支える次世代高密度実装技術と実装材料技術論文)
- カップリング剤を用いた無電解銅めっきによる微細配線技術
- 超高周波対応ローコストMMICパッケージ
- 100GHz対応ローコストMMICパッケージ
- Siインタポーザへのデカップリングキャパシタ内蔵技術(次世代電子機器における先端実装技術と環境調和型実装技術論文)
- スパッター法によるチタン酸ジルコン酸バリウム薄膜の作製と評価
- PbNi_Nb__3-PbTiO_3-PbZrO_3 セラミックスの相境界付近における圧電特性
- ダイヤモンドバイト切削平たん化法を用いた多層配線形成方法(微細インタコネクション技術, 先端電子デバイス実装技術と解析・評価技術の最新動向論文)
- 27aYA-9 PLZTとPZTエピタキシャル膜の電気光学定数における結晶方位と結晶構造の影響(27aYA 領域10,領域5合同 誘電体,領域10(誘電体,格子欠陥,X線・粒子線,フォノン物性))
- 27aYR-4 PLZTエピタキシャル膜における電気光学定数の結晶方位依存性(誘電体,領域10(誘電体, 格子欠陥, X線・粒子線, フォノン物性))
- 磁気ディスク用圧電マイクロアクチュエータ
- バンプ最表面の微結晶化による低温Cu-Cuダイレクト接合技術(高密度実装を牽引する材料技術とヘテロインテグレーション論文)