回路縮約におけるbi-orthogonalization手法の一提案(研究速報)
スポンサーリンク
概要
- 論文の詳細を見る
一次連立方程式の解法だけを使用するbi-orthogonalization手法の提案を行う.Single orthogonalizationと比べて,ほとんどそん色ない時間でorthogonalization及び縮約処理が可能であり,single orthogonalizationと比べてtransient解析,AC解析ともに解析精度の十分な改善が可能となることを確認した.
- 社団法人電子情報通信学会の論文
- 2008-10-01
著者
関連論文
- ランダムウォーク法の大規模熱RC回路解析への応用(研究速報)
- ランダムウォーク法の大規模熱RC回路解析への応用
- A-3-3 Random Walk回路解析における高速化手法の提案(A-3.VLSI設計技術,一般セッション)
- Walk共用法と初期値戻り法とによるRandom Walk法の高速化、高精度化(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- Walk共用法と初期値戻り法とによるRandom Walk法の高速化、高精度化(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- Walk共用法と初期値戻り法とによるRandom Walk法の高速化、高精度化(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地-)
- 非線形ルックアップテーブル簡略化による遅延解析の高精度化,高速化手法(研究速報)
- A-1-33 特異値分解を用いた回路端子reduction(A-1. 回路とシステム,一般セッション)
- AWE法における非線形計画法を用いた安定化
- AWE法における非線形計画法を用いた安定化
- 安定性を考慮したAWE法
- 確率過程を用いた遅延解析手法の検討(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- 線形計画法を用いた電源ノイズ解析高速化手法の検討(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- 確率過程を用いた遅延解析手法の検討(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- 線形計画法を用いた電源ノイズ解析高速化手法の検討(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地)
- 確率過程を用いた遅延解析手法の検討(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地-)
- 線形計画法を用いた電源ノイズ解析高速化手法の検討(遅延・電源ノイズ解析,デザインガイア2008-VLSI設計の新しい大地-)
- 回路縮約におけるbi-orthogonalization手法の一提案(研究速報)
- 多端子対回路網合成を考慮した回路縮約手法(研究速報)
- MOR法の電源ノイズ解析システムヘの適用
- A-1-32 電圧制御型電流源を用いた多端子対回路の合成(A-1. 回路とシステム,一般セッション)
- A-1-31 MORにおけるBi-orthogonalization法の提案(A-1. 回路とシステム,一般セッション)
- A-3-4 MOR法を利用したVLSI電源ノイズ解析(A-3.VLSI設計技術,一般講演)
- A-3-3 ルックアップテーブルを用いた遅延解析高次モーメント法(A-3.VLSI設計技術,一般講演)
- A-1-36 Ramp入力波形対応Weibull型信号遅延解析手法(A-1.回路とシステム,一般セッション)
- A-1-35 クロストークノイズ解析における高精度・高速化に関する研究(A-1.回路とシステム,一般セッション)
- C-12-1 16ビットマイコンへの論理BIST構造の実装(C-12.集積回路A(設計・テスト・実装技術),一般講演)
- A-1-15 MOR法によるVLSI配線ノイズ解析(A-1.回路とシステム,一般講演)
- A-1-14 MOR用VLSI配線回路網モデリング(A-1.回路とシステム,一般講演)
- Ramp状入力波形対応VLSI配線遅延解析手法
- ランダムウォーク法を用いた過渡解析高速化に関する一提案
- C-12-7 パイプライン構造を持つ画像雑音除去LSI(C-12.集積回路B(ディジタル),一般講演)
- C_011 ECC回路内蔵16ビットマイコンの設計(C分野:ハードウェア)
- C-12-7 ECC回路内蔵16ビットマイコンの設計(C-12.集積回路B(ディジタル),一般講演)
- ランダムウォーク法を用いた電源ノイズ解析の実用化に関する検討(研究速報)
- ランダムウォーク法を用いた電源ノイズ解析の実用化に関する検討