動的再構成可能なシストリック・アレイの一構成法(ソフトコンピューティング,一般)

スポンサーリンク

概要

• 論文の詳細を見る

• 動的再構成デバイスは,ASICの高速性とFPGAの柔軟性,そして優れた面積効率を持つデバイスとして近年注目されている.本稿では,シストリック・アレイの動的再構成を可能にする要素ブロック(DRSAB)を提案する.行列演算を行う単純なPEを用いてアレイを構築し,規模の異なる問題に適応する.また,計算資源を部分的に再構成して,問題を処理する.本稿では,シミュレーションによって,提案する手法の有効性を確認する.

• 社団法人電子情報通信学会の論文
• 2008-03-06

著者

• 金杉 昭徳

  東京電機大学大学院工学研究科電子工学専攻

• 金杉 昭徳

  東京電機大学大学院工学研究科

• 石村 俊介

  東京電機大学大学院工学研究科電子工学専攻

• 石村 俊介

  東京電機大学大学院工学研究科

• 金杉 昭徳

  東京電機大学

関連論文

• 冗長二進数を用いた再構成可能な遺伝的アルゴリズム専用プロセッサ(専用システム,ネットワーク技術及び一般)
• 個体数と精度を動的に変更可能な遺伝的アルゴリズム専用プロセッサ(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 動的再構成メモリを用いた遺伝的アルゴリズム専用プロセッサ(プロセス・デバイス・回路シミュレーション及び一般)
• 個体数と精度を動的に変更可能な遺伝的アルゴリズム専用プロセッサ
• データマイニングのためのラフ集合演算プロセッサの設計
• データマイニングのためのラフ集合演算プロセッサの設計(デジタル・情報家電, 放送用, ゲーム機用システムLSI, 及び一般)
• ラフ集合論に基づくデータマイニング用プロセッサの回路設計
• データマイニング専用プロセッサのアーキテクチャと回路設計(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
• 動的再構成のためのセル割り当て回路の設計(プロセッサ,DSP,画像処理技術及び一般)
• 動的再構成可能なシストリック・アレイの一構成法とFPGA実装(専用システム,ネットワーク技術及び一般)
• 動的再構成可能なシストリック・アレイの一構成法(ソフトコンピューティング,一般)
• 動的再構成可能な集積回路の基礎研究
• 動的再構成メモリを用いた遺伝的アルゴリズム専用プロセッサ(プロセス・デバイス・回路シミュレーション及び一般)
• 動的再構成のためのセル割り当て回路の設計(プロセッサ,DSP,画像処理技術及び一般)
• 動的再構成のためのセル割り当て回路の設計(プロセッサ,DSP,画像処理技術及び一般)
• 動的再構成のためのセル割り当て回路の設計(プロセッサ,DSP,画像処理技術及び一般)

もっと見る 閉じる

スポンサーリンク