SOI-MOSFETにおける基板浮遊効果のモデル化(プロセス・デバイス・回路シミュレーション及び一般)

スポンサーリンク

概要

• 論文の詳細を見る

• SOI-MOSFETは低消費電力で高速処理に優れたトランジスタであると考えられている.しかしSOI-MOSFETのコンパクトモデルは未だ研究段階にある.その主な理由は,回路設計に耐えられる基板浮遊効果モデルが未だにないからである,我々はこれまで完全表面ポテンシャルモデルHiSIM-SOIを開発してきた.それは,ゲート酸化膜FOXに接した表面ポテンシャルだけでなく埋め込み酸化膜BOXの両面のポテンシヤルをも同時に解くことで,高精度にデバイス特性を再現する.本研究では基板浮遊効果モデルによるHiSIM-SOIの拡張を行った.その基板浮遊効果モデルは,ソース端近傍に蓄積する電荷をボアソン方程式上で考慮したものである.それにより回路に関わる基板浮遊効果について調べた.

• 社団法人電子情報通信学会の論文
• 2007-10-24

著者

• 三浦 道子

  広島大学HiSIM研究センター

• 安藤 慎

  広島大学先端物質科学研究科

• 村上 貴洋

  広島大学hisim研究センター

• 貞近 倫夫

  広島大学先端物質科学研究科

• 吉田 隆樹

  株式会社NEC情報システムズ

• 三浦 道子

  広島大学hisim研究センター:広島大学大学院先端物質科学研究科

関連論文

• 回路シミュレーション用IGBTモデル"HiSIM-IGBT"(プロセス・デバイス・回路シミュレーション及び一般)
• MOSFETモデル評価用テスト回路(2) : 入力電圧の微少変化の増幅
• MOSFETモデル評価用テスト回路(1) : しきい値電圧付近の電流領域の評価
• コンパクトモデルの進化 : 表面ポテンシャルを用いたHiSIMモデルの特徴(低電圧/低消費電力技術,新デバイス・回路とその応用)
• コンパクトモデルの進化 : 表面ポテンシャルを用いたHiSIMモデルの特徴(低電圧/低消費電力技術,新デバイス・回路とその応用)
• SOI-MOSFETにおける基板浮遊効果のモデル化(プロセス・デバイス・回路シミュレーション及び一般)
• SOI-MOSFETにおける基板浮遊効果のモデル化(プロセス・デバイス・回路シミュレーション及び一般)
• 25aYG-13 量子ビットにおけるパルス制御を用いた緩和抑制(量子エレクトロニクス(量子光学),領域1(原子・分子,量子エレクトロニクス,放射線物理))
• 28pXG-15 量子ビットにおけるパルス制御を用いた縦緩和抑制の理論的研究(量子エレクトロニクス(量子情報理論))(領域1)

スポンサーリンク