相乗り通信を利用したソフトウェアDSMの通信回数削減手法(ARC-9:メモリ管理,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
スポンサーリンク
概要
- 論文の詳細を見る
PCクラスタにおいてソフトウェアで仮想的な共有メモリを実現するソフトウェア分散共有メモリ(S-DSM)システムの高速化について議論する.S-DSMシステムのクラスタを構成するノード間で,近い将来に転送されるページを動的に予測し,予め転送しておくことで通信オーバヘッドを削減し高速化を図る方法がある.本稿では,予測したページを予め転送しておく方式として,S-DSMシステムでやりとりされるメッセージにページデータを含ませる「相乗り通信」という転送方式を提案する.従来の転送方式のS-DSMシステムと比較して,提案手法を用いたS-DSMシステムは最大でMM(Matrix Multiply)では45.1%,SOR(Red-Black Successive Over Relaxation)で5.3%,LU(Parallel Dense-blocked LU Factorization, No Pivoting)で7.5%,IS(Integer sort)で4.8%の性能向上が得られた.
- 2006-07-31
著者
-
吉瀬 謙二
東京工業大学大学院情報理工学研究科
-
片桐 孝洋
東京大学情報基盤センター
-
大島 聡史
電気通信大学大学院情報システム学研究科
-
弓場 敏嗣
電気通信大学大学院情報システム学研究科
-
坂口 朋也
電気通信大学 大学院情報システム学研究科
-
今村 昌之
電気通信大学 大学院情報システム学研究科
-
鈴木 祥
電気通信大学 大学院情報システム学研究科
-
片桐 孝洋
電気通信大学 大学院情報システム学研究科
-
吉瀬 謙二
東京工業大学
-
弓場 敏嗣
電気通信大学
-
弓場敏嗣
電気通信大学
-
大島 聡史
東京大学情報基盤センタースーパーコンピューティング研究部門
-
片桐 孝洋
東京大学情報基盤センタースーパーコンピューティング研究部門
-
大島 聡史
東京大学 情報基盤センター スーパーコンピューティング研究部門
-
今村 昌之
電気通信大学大学院情報システム学研究科
-
大島 聡史
独立行政法人科学技術振興機構 Crest|東京大学
-
鈴木 祥
電気通信大学大学院情報システム学研究科
-
坂口 朋也
電気通信大学大学院情報システム学研究科
関連論文
- 3K-1 メニーコアプロセッサの高速プロトタイピングシステムScalableCoreの提案(チップマルチプロセッサと並列化技術,学生セッション,アーキテクチャ)
- Cell BE機能レベルシミュレータの設計と実装(ARC-11 : シミュレータおよびコンテスト報告,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- Cellプロセッサの分岐ペナルティを軽減するソフトウェア分岐予測の可能性検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- メニーコアプロセッサのためのネットワークトラフィックに着目したタスク配置問題の解析と考察(ネットワーク,クラウド及び一般)
- 小容量FPGAによるスケーラブルなシステム評価環境の構築手法(応用2)
- ScalableCoreシステム2.0の実装と評価 (リコンフィギャラブルシステム)
- MIPSシステムシミュレータSimMipsを活用した組込みシステム開発の検討(開発支援・開発手法)
- 相乗り通信を利用したソフトウェアDSMの通信回数削減手法(ARC-9:メモリ管理,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- マルチコアにおけるオーバーヘッド解析を用いたキャッシュコアの最適化(組込みシステムプラットフォーム)
- 多機能メニーコアにおけるデータ供給を支援するキャッシュコアの提案(マイクロプロセッサ)
- 「Cellスピードチャレンジ2008」実施報告(ARC-6:通信およびコンテスト報告,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- マルチコアプログラミングコンテスト「Cellスピードチャレンジ2007」実施報告(ARC-11 : シミュレータおよびコンテスト報告,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- Alphaアーキテクチャ用COINSマシン記述の実装とGCCとの比較
- 通信量の密度に着目したS-DSM開発支援ツールS-CATの機能拡張(セッション2)
- ソフトウェアDSM MochaとMPIの並列ベンチマークを用いた性能評価(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 電力的制約を考慮した低消費電力指向最適化コンパイラ(コンパイラ及びツール,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- MPIとの比較によるソフトウェアDSMの性能評価(ARC-9:メモリ管理,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境(教育システム,システム開発論文)
- 4N-8 マルチコア・プロセッサにおける単純で合理的なコア・フュージョン機構の実装(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境 (システム開発論文特集)
- 6K-1 CacheCoreの動的最適化による積極的なデータ供給支援(プロセッサと可視化,学生セッション,アーキテクチャ)
- シンプルで効率的なメニーコアアーキテクチャの開発(コンパイラ技術およびメニーコアアーキテクチャ)
- 2レベル・ストライド値予測機構の可能性検討(並列処理)
- 3H-4 ストアキューの拡張によるロードトラフィックの削減方式
- 3H-2 複数パス実行時におけるキャッシュトラフィックの傾向分析
- V_LD_Pアーキテクチャにおけるデータアクセスの軽減手法
- 2H-6 ショート・リブド・データの動的な予測に関する検討
- ALU-NET : VLDPアーキテクチャにおける命令実行機構
- VLDPアーキテクチャにおける実行パス制御方式の検討
- 命令ストリーミング : 複数パスの投機処理に適した命令列構成方式
- VLDPアーキテクチャの性能に関する初期的考察
- 命令ウィンドウの動的最適化
- V_LD_Pアーキテクチャにおける実行パス制御機構
- 例外回復可能な複数パス実行機構の提案
- 大規模データパスプロセッサにおける命令供給システム
- メニーコアプロセッサのディペンダビリティ向上と高性能化を目指すSmartCoreシステム(Inventive and Creative Architecture特別セッションII)
- 二重分岐ヒントを考慮したソフトウェア分岐予測の可能性検討(プログラム解析,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- さあ,マルチコアプロセッサの時代です!
- Feature-Packingのためのソフトウェアによるメモリ管理手法の検討(Inventive and Creative Architecture特別セッションII)
- メニーコアプロセッサ時代を拓くシステムソフトウェアへの挑戦(セッション4:マルチコア向けシステムソフトウェア)
- マルチコアにおけるオーバーヘッド解析を用いたキャッシュコアの最適化(組込みシステムプラットフォーム)
- マルチコアにおけるオーバーヘッド解析を用いたキャッシュコアの最適化(組込みシステムプラットフォーム)
- 教育・研究に有用なMIPSシステムシミュレータSimMips
- 二重分岐ヒントを考慮したソフトウェア分岐予測の可能性検討(プログラム解析,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 多機能メニーコアにおけるデータ供給を支援するキャッシュコアの提案(マイクロプロセッサ)
- AI-1-4 超ディペンダブルVLSIへの挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
- 計算機アーキテクチャのトップカンファレンスを攻略しよう!
- コンパイラとランタイムによるソフトウェアキャッシュの更新オーバヘッド隠蔽手法
- Mieruシステムソフトウェア
- 協調可能スーパスカラCoreSymphony
- CoreSymphonyアーキテクチャのための物理レジスタ管理手法
- マルチコアアーキテクチャのための密行列LU分解のプログラミング技術
- SmartCoreシステムによるメニーコアプロセッサの信頼性向上手法
- SmartCoreシステムによるメニーコアプロセッサの信頼性向上手法
- Mieruシステムソフトウェア
- ソフトウェアDSM MochaとMPIの並列ベンチマークを用いた性能評価(クラスタ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 電力的制約を考慮した低消費電力指向最適化コンパイラ(コンパイラ及びツール,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- 誤り訂正符号を用いた軽量な高速シリアル通信機構の実装と評価(2010年並列/分散/協調処理に関する『金沢』サマー・ワークショップSWoPP2010)
- 2M-5 マルチコアシステムにおけるルータの実装と評価(ネットワークアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- ソフトウェア論文座談会
- ScalableCoreシステム2.0の実装と評価(リコンフィギャラブル応用2)
- Feature-Packingのためのソフトウェアによるメモリ管理手法の実装と評価
- Feature-Packingのためのソフトウェアによるメモリ管理手法の実装と評価
- メニーコアアーキテクチャ研究のためのスケーラブルなHW評価環境ScalableCoreシステム
- メニーコア向けタスクスケジューリングシステムの検討
- CoreSymphonyアーキテクチャの高効率化
- 大規模データパスプロセッサにおける命令供給システム
- 2M-6 メニーコアプロセッサにおけるコア間通信レイテンシ隠蔽手法の検討(ネットワークアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 道路案内用巡回路探索アルゴリズムとシステムの実現
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境M-Core
- 「Cellチャレンジ2009」実施報告
- FPGAによる高速で扱いやすいLCD表示器の実装と評価 (リコンフィギャラブルシステム)
- FPGAによる高速で扱いやすいLCD表示器の実装と評価 (コンピュータシステム)
- FPGAによる高速で扱いやすいLCD表示器の実装と評価 (VLSI設計技術)
- 3M-4 メニーコアプロセッサにおける効率的なキャッシュシステム(プロセッサアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証 (リコンフィギャラブルシステム)
- FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証 (コンピュータシステム)
- 「Cell チャレンジ2009」実施報告
- Cellプロセッサの分岐ペナルティを軽減するソフトウェア分岐予測の可能性検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- Mieru システムソフトウェア
- Mieru システムソフトウェア
- FPGAによるメニーコアシミュレータScalableCoreシステムの正当性検証 (VLSI設計技術)
- 4M-7 メニーコアプロセッサ向けプロトタイピングシステムの高速化(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-6 メニーコアプロセッサにおける柔軟なタスク配置を実現する論理コア変換機構(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-3 メニーコアプロセッサの性能向上を目指すタスク配置手法(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 4M-2 洗練されたメニーコアアーキテクチャの開発(チップマルチプロセッサ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 3M-6 CMPの逐次性能向上を目指すCoreSymphonyアーキテクチャ(プロセッサアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 3M-3 コア融合アーキテクチャのためのプログラムの振舞いに着目した融合コア数の制御(プロセッサアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- CoreSymphony アーキテクチャのための物理レジスタ管理手法
- CoreSymphony アーキテクチャの高効率化
- 1A-6 メニーコアプロセッサにおけるSmartCoreシステムを用いたReactive NUCAの実装の検討(計算機アーキテクチャ,一般セッション,アーキテクチャ,情報処理学会創立50周年記念)
- Feature-Packing のためのソフトウェアによるメモリ管理手法の実装と評価
- SmartCore システムによるメニーコアプロセッサの信頼性向上手法
- メニーコアアーキテクチャ研究のためのスケーラブルなHW評価環境 ScalableCore システム
- 2M-8 メニーコアプロセッサにおけるオンチップネットワークの可視化ツールの開発(ネットワークアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- メニーコアプロセッサの研究・教育を支援する実用的な基盤環境 M-Core
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
- 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用