ブロック暗号のFPGA実装に対するサイドチャネル攻撃
スポンサーリンク
概要
- 論文の詳細を見る
サイドチャネル攻撃の中でも有力な攻撃法である電力差分攻撃や電磁波差分攻撃について, DESをFPGAに搭載して攻撃実験を行ったところ, 通常の選択関数では秘密鍵が推定できないことが分かり, FPGAの回路構成を考慮した選択関数を導入した.今回作成した選択関数でもエラーとなる箇所があり, これには信号遅延により発生する過渡的な遷移が関係していることが判明した.今後, 様々な実装形態の暗号モジュールのサイドチャネル攻撃耐性評価する上で, 今回の実験のようにデバイス内の回路構成まで考慮して選択関数を構成することが重要である.
- 社団法人電子情報通信学会の論文
- 2005-12-09
著者
-
佐藤 証
日本アイ・ビー・エム株式会社 東京基礎研究所
-
高橋 芳夫
株式会社NTTデータ 技術開発本部
-
梅田 伸明
株式会社NTTデータ技術開発本部
-
高橋 芳夫
株式会社nttデータ技術開発本部
-
佐藤 証
日本アイ・ビー・エム株式会社東京基礎研究所
関連論文
- GF(p)上の楕円曲線暗号回路のスケーラブルアーキテクチャ
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- CHES2003会議報告
- CHES 2002 会議報告
- CHES2002会議報告
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- 電子商取引時代の次世代暗号技術を各社が開発し、ISO/IECへ提案
- SHA-1の攻撃専用ハードウェアのアーキテクチャとコストに関する考察(脆弱性評価,マルチメディア,分散,協調とモバイル(DICOMO2005))
- ブロック暗号のマスク対策付FPGA実装に対するビット遷移に着目したDPAの適用
- ブロック暗号のFPGA実装に対するサイドチャネル攻撃
- 【定評ある教科書・古典的書籍】, 暗号をマスターするための本∿基礎から実践まで
- 4. 暗号ハードウェア実装性能と安全性評価(1. 21世紀初頭の暗号技術)(電子社会を推進する暗号技術)
- 共通鍵暗号AESの低消費電力論理回路構成法
- 2.将来の安全性を考慮した暗号MARS(電子商取引時代の次世代暗号技術を各社が開発し, ISO/IECへ提案)
- 5H-10 高速乗算回路の一構成法
- GF(P)上の小型・高速楕円号ハードウエア
- Lempel-Zivデータ圧縮機能を備えたPostScriptプリンタコントローラ
- 連想メモリを用いたLempel-Zivデータ圧縮回路の小型・高速化と圧縮率の向上
- Lempel-Zivデータ圧縮によるポストスクリプトプリンタのワークメモリの有効利用
- 多重キャリー・スキップを使った大規模マルチプライア
- 就職した先輩から後輩への手紙
- 可変長文字列検索連想メモリによるLZ77高速データ圧縮LSI(2)
- CPU ボード上のブロック暗号に対するサイドチャネル攻撃
- CPU ボード上のブロック暗号に対するサイドチャネル攻撃
- CPU ボード上のブロック暗号に対するサイドチャネル攻撃
- CPUボード上のブロック暗号に対するサイドチャネル攻撃
- CPUボード上のブロック暗号に対するサイドチャネル攻撃
- CPUボード上のブロック暗号に対するサイドチャネル攻撃
- 可変長文字列検索連想メモリによるLZ77高速データ圧縮LSI(1)
- 連想メモリを用いたLempel-Ziv型高速データ圧縮回路
- 可変長文字列検索連想メモリを用いたLempel-Ziv型高速データ圧縮回路
- ローカルマッチ線プリチャージ方式による可変長文字列検索連想メモリ
- 次世代電子政府・電子自治体の実現イメージ (特集 電子政府・電子自治体への取り組み)