CPUボード上のブロック暗号に対するサイドチャネル攻撃
スポンサーリンク
概要
- 論文の詳細を見る
- 2005-03-10
著者
-
神田 雅透
NTT情報流通プラットフォーム研究所
-
神田 雅透
日本電信電話株式会社 情報流通プラットフォーム研究所
-
神田 雅透
日本電信電話株式会社ntt情報流通プラットフォーム研究所
-
高橋 芳夫
株式会社NTTデータ 技術開発本部
-
福永 利徳
日本電信電話株式会社NTT情報流通プラットフォーム研究所
-
大塚 浩昭
日本電信電話株式会社NTT情報流通プラットフォーム研究所
-
高橋 芳夫
株式会社nttデータ技術開発本部
関連論文
- SPN構造における線形変換層の一設計法(21世紀のコンピュータセキュリティ技術)
- 128ビットブロック暗号Camelliaの実装評価
- Truncated Differential Cryptanalysisに対するE2の安全性について
- 既知のブロック暗号攻撃に対する安全性を考慮したS-boxの構成法
- 128ビットブロック暗号E2の提案
- PC Cardを用いたセキュリティ携帯デバイス構成法
- 少数のs-boxを用いたラウンド関数の構成について(その3)
- ブロック暗号のマスク対策付FPGA実装に対するビット遷移に着目したDPAの適用
- ブロック暗号のFPGA実装に対するサイドチャネル攻撃
- CPU ボード上のブロック暗号に対するサイドチャネル攻撃