SHA-1の攻撃専用ハードウェアのアーキテクチャとコストに関する考察(脆弱性評価,<特集>マルチメディア,分散,協調とモバイル(DICOMO2005))
スポンサーリンク
概要
- 論文の詳細を見る
ハッシュ関数の攻撃に関する研究が急速に進展し,数多くのアルゴリズムが相次いで破られている.Wangらが提案した手法は,最も広く使われているハッシュ関数SHA-1のCollisionを2^<69>のオーダ計算量で求めることが可能であると見積もられている.これは総当り攻撃の一種であるBirthday Attackの2^<80>オーダに比べはるかに少ないものの,ソフトウェアだけで計算することは難しい.そこで,本稿ではSHA-1を破るための専用ハードウェア・アーキテクチャを提案し,0.13μmCMOSスタンダードセル・ライブラリを用いた速度・回路規模・消費電力の評価,さらに攻撃のコストと時間の見積りを行った.1,000万ドルの予算があれば,32個のSHA-1攻撃専用のLSIを搭載したPCボードを16枚つないだPCシステムを303セット用意することができる.各LSI内では64個のSHA-1コアが並列に動作しており,このシステムによりSHA-1のCollisionを138日で生成できることを明らかにした.またWangらの最新の研究結果として,同様の手法で計算量のオーダを2^<63>まで下げることができるという報告がなされている.詳細は不明であるが,2^<69>オーダと同様の手法をより効率の良いCollision生成の検索パスに用いているものと見られる.したがって,この結果をハードウェア攻撃に適用できるならば,100万ドルの予算でSHA-1をわずか22日で破ることが可能となる.
- 一般社団法人情報処理学会の論文
- 2006-07-15
著者
関連論文
- GF(p)上の楕円曲線暗号回路のスケーラブルアーキテクチャ
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- ISO標準ブロック暗号のASICハードウェア性能評価(情報通信基礎サブソサイエティ合同研究会)
- CHES2003会議報告
- CHES 2002 会議報告
- CHES2002会議報告
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- 位相限定相関法に基づく高精度波形解析とそのサイドチャネル攻撃への応用(情報通信基礎サブソサイエティ合同研究会)
- 電子商取引時代の次世代暗号技術を各社が開発し、ISO/IECへ提案
- SHA-1の攻撃専用ハードウェアのアーキテクチャとコストに関する考察(脆弱性評価,マルチメディア,分散,協調とモバイル(DICOMO2005))
- ブロック暗号のマスク対策付FPGA実装に対するビット遷移に着目したDPAの適用
- ブロック暗号のFPGA実装に対するサイドチャネル攻撃
- 【定評ある教科書・古典的書籍】, 暗号をマスターするための本∿基礎から実践まで
- 4. 暗号ハードウェア実装性能と安全性評価(1. 21世紀初頭の暗号技術)(電子社会を推進する暗号技術)
- 共通鍵暗号AESの低消費電力論理回路構成法
- 2.将来の安全性を考慮した暗号MARS(電子商取引時代の次世代暗号技術を各社が開発し, ISO/IECへ提案)
- 5H-10 高速乗算回路の一構成法
- GF(P)上の小型・高速楕円号ハードウエア
- Lempel-Zivデータ圧縮機能を備えたPostScriptプリンタコントローラ
- 連想メモリを用いたLempel-Zivデータ圧縮回路の小型・高速化と圧縮率の向上
- Lempel-Zivデータ圧縮によるポストスクリプトプリンタのワークメモリの有効利用
- 多重キャリー・スキップを使った大規模マルチプライア
- 就職した先輩から後輩への手紙
- 可変長文字列検索連想メモリによるLZ77高速データ圧縮LSI(2)
- 可変長文字列検索連想メモリによるLZ77高速データ圧縮LSI(1)
- 連想メモリを用いたLempel-Ziv型高速データ圧縮回路
- 可変長文字列検索連想メモリを用いたLempel-Ziv型高速データ圧縮回路
- ローカルマッチ線プリチャージ方式による可変長文字列検索連想メモリ