C-6-17 ウェハレベルパッケージ技術を応用したChip Size Moduleの開発

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 2002-08-20

著者

• 井川 治

  富士通株式会社

• 佐藤 光孝

  富士通株式会社あきる野テクノロジセンター

• 藤沢 哲也

  富士通株式会社

• 浜野 寿夫

  富士通株式会社

• 松木 浩久

  富士通株式会社

• 愛場 喜孝

  富士通株式会社

• 生雲 雅光

  富士通株式会社

• 佐藤 光孝

  富士通株式会社

• 松木 浩久

  富士通株式会社lsi実装開発部

関連論文

• 多ピン・2レイヤーサークワッドのECLゲートアレイへの応用
• 高速伝送対応System in Package技術(LSIシステムの実装・モジュール化技術及びテスト技術,一般)
• 高速伝送対応System in Package技術(LSIシステムの実装・モジュール化技術及びテスト技術,一般)
• SOCパッケージおよび3次元パッケージモジュールの開発
• SOCパッケージおよび3次元パッケージモジュールの開発
• メモリ用3次元パッケージモジュールの開発
• C-6-17 ウェハレベルパッケージ技術を応用したChip Size Moduleの開発
• Sn合金の融解・凝固過程のその場TEM観察
• ウェーハースクリーン印刷技術のLOCパッケージへの応用
• MMA用ローコスト多層プラスチックBGA
• 銅コアボールを用いた多層プラスチックBGA
• 無電解めっきNiP/はんだ接合過程のその場TEM観察
• 半導体デバイスにおける半田接合界面のTEM観察
• Pb-Sn合金の凝固・融解過程のその場TEM観察
• FIB加工による半田接合部のTEM観察

もっと見る 閉じる

スポンサーリンク