集積回路におけるシフトレジスタを用いた多導体の容量行列導出手法
スポンサーリンク
概要
- 論文の詳細を見る
高密度化、大規模化が進む集積回路においては、信号の伝送遅延を評価するための容量抽出は重要な問題である。多層化が進むシステムにおいては多くの導体がそれぞれの間に結合容量を持ち、それらを個々に測定するためのテストストラクチャを作成することは大きな面積コストと多くの測定時間を必要とする。本稿では、多導体の結合容量を含む容量行列を一つのテストストラクチャで測定する手法を提案し、試作を行ったので報告する。
- 社団法人電子情報通信学会の論文
- 1997-08-13
著者
-
伊藤 浩
東京大学工学系研究科電子工学専攻
-
浅山 邦博
東京大学工学系研究科電子工学専攻(大規模集積システム設計教育研究センター)
-
三堂 哲寿
東京大学工学系研究科電子工学専攻
-
三堂 哲寿
東京大学工学系研究科電子工学専攻(大規模集積システム設計教育研究センター)
関連論文
- 集積回路内の非均質媒体中の伝送線路における誘導性結合を考慮した雑音の評価
- DTMOSのドレイン電流特性のデザインパラメータ依存性とその最適化
- 集積回路内の配線容量の高精度なモデル化と伝送速度を最適化する配線形状
- 集積回路内の近接型配線における3次元容量のモデル化
- 集積回路の大域配線における表皮効果を考慮した遅延解析
- 集積回路の大域配線における表皮効果を考慮した遅延解析
- 集積回路の大域配線における表皮効果を考慮した遅延解析
- 集積回路の大域配線における表皮効果を考慮した遅延解析
- 集積回路におけるシフトレジスタを用いた多導体の容量行列導出手法
- 集積回路の大域配線における誘導性要素の影響評価
- 集積回路の大域配線における誘導性要素の影響評価
- 集積回路の大域配線における誘導性要素の影響評価
- 集積回路の大域配線における誘導性要素の影響評価
- 集積回路における容量行列要素の直接抽出手法
- VLSIの高密度バス配線における低結合信号を用いた低消費電力化
- VLSIの高密度バス配線における低結合信号を用いた低消費電力化
- 集積回路の平行する伝送線路における遅延を考慮した断面形状の最適化
- 高周波測定におけるCMOS/SOI回路のリーク電流特性