FPGAを用いた2Mbps実時間処理可能な適応MLSEの試作
スポンサーリンク
概要
- 論文の詳細を見る
ディジタル移動通信での高速伝送を目指して, 等化器の試作について活発に検討が行われている. 高速伝送における周波数選択性歪の原因となるマルチパス伝搬を積極的に利用するには, パスダイバーシチ効果が得られる等化器が有効である. 従来, MLSE(Maximum Likelihood Sequence Estimator)はパスダイバーシチ効果に優れるものの遅延時間差の増大に伴って処理量が急激に増えるという問題点があった. 今回, 特性劣化を抑えつつ, 演算ビット幅の削減, 演算の簡略化を行うことにより, 回路規模が小さく, 高速で動作するMLSE型適応等化器の設計を行った. この設計に基づいてFPGA(Field Programmable Gate Array)による試作を行い, 設計通りの動作と処理速度2Mbpsを確認した. さらに試作等化器をトレリス符号化同一チャネル干渉波キャンセラ(TCC)に拡張し, その動作を確認した.
- 社団法人電子情報通信学会の論文
- 1997-09-24
著者
-
村田 英一
京都大学工学研究科電子通信工学専攻
-
吉田 進
京都大学工学研究科電子通信工学専攻
-
岡崎 彰浩
京都大学工学研究科
-
北川 恵一
京都大学工学研究科電子通信工学専攻
-
北川 恵一
京都大学大学院情報学研究科
関連論文
- 送信許可確率を可変としたPRMA方式の検討
- PRMAセルラーシステムの特性改善に関する一検討
- 移動通信におけるARQを用いた階層型静止画像伝送
- フェージング通信路におけるARQを用いた階層型静止画像伝送
- FPGAを用いた2Mbps実時間処理可能な適応MLSEの試作
- 伝搬路の線形予測によるバースト誤り対策を施した適応MLSEの特性
- RLSアルゴリズムの動作パラメータを適応化した非線形干渉キャンセラ
- 2Mbps実時間処理可能な3シンボル遅延等化適応MLSEの設計
- DDFSEを用いた4状態4タップ適応MLSEの特性
- FPGAを用いた2Mbps実時間処理可能な適応MLSEの試作