ハードウェアエンジンとしてFPGAを利用した消費電力シミュレーション
スポンサーリンク
概要
- 論文の詳細を見る
近年の集積回路技術の進歩に伴い、低消費電力設計はVLSI設計における大きな課題の一つとなってきた。本稿では、与えられたCM0S組合せ論理回路の平均消費電力の見積りを行なうべく、回路中の全ネットの信号値遷移頻度をシミュレーションによって高速に求める一手法を提案する。この手法は、FPGAを用いて実現されるハードウェアエンジンを高速な論理シミュレータとして利用するものである。Xilinx社のFPGAデバイスXC4013-6を用いた実験では、8桁アレイ型乗算器に入力遷移の全パタン65,536×65,535=4,294,901,760を印加して回路中の全ネットの信号値遷移頻度を求めるシミュレーションが7.l2時間で完了した。
- 社団法人電子情報通信学会の論文
- 1996-07-26
著者
関連論文
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- 微細テクノロジ向けDRCルールファイルからの設計規則抽出とその可視化(レイアウト設計検証, システムLSIの設計技術と設計自動化)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- DRCルールファイルからの設計規則抽出とその可視化
- 兎・亀プロセッサの切替えによる低消費エネルギー化の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 兎・亀プロセッサの切替えによる低消費エネルギー化の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- DRCルールファイルからの設計規則抽出とその可視化
- DRCルールファイルからの設計規則抽出とその可視化
- DRCルールファイルからの設計規則抽出とその可視化
- 乗算器のBoothリコーダの回路方式について
- 乗算器のBoothリコーダの回路方式について
- 乗算器のBoothリコーダの回路方式について
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- 一般二分決定グラフの生成法
- 一般二分決定グラフの生成法
- BDDパッケージの動的変数順序づけの並列化
- BDDパッケージの動的変数順序づけの並列化
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- 一般二分決定グラフの生成法
- FPAccA:フィールドプログラマブルアキュムレータアレイ : FPAccA model 1.0チップの設計と評価 (電子システムの設計技術と設計自動化)
- PA-2-7 VLSI設計のための望ましいCADツール
- ハードウェアエンジンとしてFPGAを利用した消費電力シミュレーション
- 符号化したMRCFによるAND-EXOR論理式の厳密最小化
- 枝刈り機能付きBDDパッケージとその応用
- FPAA : フィールドプログラマブルアキュムレータアレイ