BDDパッケージの動的変数順序づけの並列化
スポンサーリンク
概要
- 論文の詳細を見る
Rudellが開発した動的変数順序づけをサポートする二分決定グラフ(BDD)パッケージは、BDDの変数の順序を自動的に逐次改善しながらBDDを生成するものであり、(1)BDD生成中に節点数が爆発的に増大してメモリ容量をオーバーすることを抑止する効果が大きい、(2)静的順序付けのようにアプリケーションに依存するヒューリスティックは必要としない、といった長所があると期待される。しかしながら、変数順序の改善のために相当の計算時間を費やされるという欠点があった。本稿では動的変数順序づけのための計算時間のオーバーヘッドを改善するため、動的変数順序づけにおける変数順序の逐次改善を高速化するための並列化手法を提案する。
- 社団法人電子情報通信学会の論文
- 1995-12-15
著者
関連論文
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- DRCルールファイルからの設計規則抽出とその可視化
- 兎・亀プロセッサの切替えによる低消費エネルギー化の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 兎・亀プロセッサの切替えによる低消費エネルギー化の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- DRCルールファイルからの設計規則抽出とその可視化
- DRCルールファイルからの設計規則抽出とその可視化
- DRCルールファイルからの設計規則抽出とその可視化
- 乗算器のBoothリコーダの回路方式について
- 乗算器のBoothリコーダの回路方式について
- 乗算器のBoothリコーダの回路方式について
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- 一般二分決定グラフの生成法
- 一般二分決定グラフの生成法
- BDDパッケージの動的変数順序づけの並列化
- BDDパッケージの動的変数順序づけの並列化
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- 一般二分決定グラフの生成法
- FPAccA:フィールドプログラマブルアキュムレータアレイ : FPAccA model 1.0チップの設計と評価 (電子システムの設計技術と設計自動化)
- PA-2-7 VLSI設計のための望ましいCADツール
- ハードウェアエンジンとしてFPGAを利用した消費電力シミュレーション
- 符号化したMRCFによるAND-EXOR論理式の厳密最小化
- 枝刈り機能付きBDDパッケージとその応用
- FPAA : フィールドプログラマブルアキュムレータアレイ