FPAccA:フィールドプログラマブルアキュムレータアレイ : FPAccA model 1.0チップの設計と評価 (<特集>電子システムの設計技術と設計自動化)
スポンサーリンク
概要
- 論文の詳細を見る
Field Programmable Gate Array (FPGA)はプログラマブルデバイスの1つであり, 特に構成データが書き換え可能なものは, ラピッドプロトタイピング, 教育, ハードウ ェアエンジンなどの分野でも利用されつつある. しかしながら近年, 1チップのFPGAに実装可能な回路が大規模化するのにともない, 構成情報の自動生成に要する時間が増大しつつある. 本稿ではFPGAアーキテクチャの将来像として, Field Programmable Accumulator Array (FPAccA)を提案する. これはFPGAの基本セル中のLUT(Look-Up Table)をALUに置き換えたものである. 主な応用を固定語長の数値処理に特化して基本セルの粒度を粗くすることにより, 高速化, 高集積化, コンパイルや再構成の容易さなどを狙う. 近い将来には100個以上の浮動小数点アキュムレータセルからなるアレイにDRAMを混載したものも実現可能になると考えられる. 本稿ではまた現在のテクノロジで実現可能な第1世代のFPAccAのプロトタイプとしてFPAccA model 1.0チップを試作し, 評価した. 実験結果より, 自動配線の大幅な高速化, 構成情報とその設定時間の大幅な短縮が確認された.
- 一般社団法人情報処理学会の論文
- 1999-04-15
著者
関連論文
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論:大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- 微細テクノロジ向けDRCルールファイルからの設計規則抽出とその可視化(レイアウト設計検証, システムLSIの設計技術と設計自動化)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- FPAccAアーキテクチャへのラジオシティ法の実装と評価(FPGAとその応用及び一般)
- DRCルールファイルからの設計規則抽出とその可視化
- 兎・亀プロセッサの切替えによる低消費エネルギー化の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- 兎・亀プロセッサの切替えによる低消費エネルギー化の提案(システムオンシリコン設計技術並びにこれを活用したVLSI)
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- IEEE754準拠単精度浮動小数点除算器IPライブラリの開発
- DRCルールファイルからの設計規則抽出とその可視化
- DRCルールファイルからの設計規則抽出とその可視化
- DRCルールファイルからの設計規則抽出とその可視化
- 乗算器のBoothリコーダの回路方式について
- 乗算器のBoothリコーダの回路方式について
- 乗算器のBoothリコーダの回路方式について
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- 一般二分決定グラフの生成法
- 一般二分決定グラフの生成法
- BDDパッケージの動的変数順序づけの並列化
- BDDパッケージの動的変数順序づけの並列化
- FPAccA model 2.0チップの設計 : 再構成可能な浮動小数点演算器アレイ
- 一般二分決定グラフの生成法
- FPAccA:フィールドプログラマブルアキュムレータアレイ : FPAccA model 1.0チップの設計と評価 (電子システムの設計技術と設計自動化)
- PA-2-7 VLSI設計のための望ましいCADツール
- ハードウェアエンジンとしてFPGAを利用した消費電力シミュレーション
- 符号化したMRCFによるAND-EXOR論理式の厳密最小化
- 枝刈り機能付きBDDパッケージとその応用
- FPAA : フィールドプログラマブルアキュムレータアレイ