格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

概要

論文の詳細を見る
高速な同期で信号を伝送するVLSI配線システムでは複数の出力信号を同じタイミングで指定した端子へ伝送する等遅延配線が要求される.遅延は複雑な環境で決まるが,配線長が大略等しい(等長配線)条件が充たされなければ等遅延配線実現は容易ではない.本稿では複数ネットに対するソース・シンク間等長配線アルゴリズムを提案する.はじめに、1ソース1シンクネットを指定した長さで配線するアルゴリズムを提案する.次にソース、シンクそれぞれが対面する平行直線上にある場合(チャネル等長配線問題)を解決する.これは、配線長が最大となるソースシンク間を結ぶ直線が平行線となす角度をθとするとき、平行線に±θをなす斜め対称格子上でネット毎に一定の方向に配線することにより自動的に実現される.また,この格子上ではネットごとに動的計画法を用いて総長最小経路を探索可能である.さらにアルゴリズムはソース、シンクがすべて矩形辺上に分散している場合(ボックス等長配線問題)に拡張される.また,これら手法はまずユークリッド平面で考察されるがその結果を等長性を保って直交配線経路へ変換であることを示す.これを実装し、ランダムデータへの適用例でその高速性を示す.
社団法人電子情報通信学会の論文
2003-11-21

格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

スポンサーリンク

概要

著者

関連論文

スポンサーリンク

格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)

スポンサーリンク

概要

著者

関連論文

スポンサーリンク

格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)