格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般配置配線)
スポンサーリンク
概要
- 論文の詳細を見る
高速な同期で信号を伝送するVLSI配線システムでは複数の出力信号を同じタイミングで指定した端子ヘ伝送する等遅延配線が要求される.遅延は複雑な環境で決まるが,配線長が大略等しい(等長配線)条件が充たされなければ等遅延配線実現は容易ではない.本稿では複数ネットに対するソース・シンク同等長配線アルゴリズムを提案する.はじめに、1ソース1シンクネットを指定した長さで配線するアルゴリズムを提案する.次にソース、シンクそれぞれが対面する平行直線上にある場合(チャネル等長配線問題)を解決する.これは、配線長が最大となるソースシンク間を結ぶ直線が平行線となす角度をθとするとき、平行線に±θをなす斜め対称格子上でネット毎に一定の方向に配線することにより自動的に実現される.また,この格子上ではネットごとに動的計画法を用いて総長最小経路を探索可能である.さらにアルゴリズムはソース、シンクがすべて矩形辺上に分散している場合(ボックス等長配線問題)に拡張される.また,これら手法はまずユークリッド平面で考察されるがその結果を等長性を保って直交配線経路へ変換であることを示す.これを実装し、ランダムデータヘの適用例でその高速性を示す.
- 一般社団法人情報処理学会の論文
- 2003-11-27
著者
-
梶谷 洋司
北九州市立大学国際環境工学部情報メディア工学科
-
立石 和之
日本ケイデンス・デザイン・システムズ社
-
梶谷 洋司
北九州市立大学国際環境工学部
-
久保 ゆき子
北九州市立大学国際環境工学部情報メディア工学科
-
梶谷 洋司
北九州市立大学
-
宮下 弘
北九州市立大学国際環境工学部
-
立石 和之
日本ケインズ・デザイン・システムズ社
-
久保 ゆき子
北九州市立大学国際環境工学部
-
宮下 弘
北九州市立大学国際環境工学部情報メディア工学科
関連論文
- ポテンシャル法を用いたBGA配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピン集合間の引き出し順を考慮した配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般配置配線)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案
- Flipにより自己変換するスタイナ木とそのVLSI最適配線への応用(電子システムの設計技術と設計自動化)
- 複数ネットの非交差配線における探索的最適化手法の提案
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 多層パラメトリックBSGによるコアセルの配置アルゴリズム
- シーケンスペア上の部分クラスタ表現と階層的一貫性を持つフロアプラン手法の提案
- シーケンスペア上の部分クラスタ表現と階層的一貫性を持つフロアプラン手法の提案
- シーケンスペア上の部分クラスタ表現と階層的一貫性を持つフロアプラン手法の提案
- VISI回路の階層設計をサポートする階層化BSGフロアプラン
- 複数ネットの非交差配線における探索的最適化手法の提案
- 複数ネットの非交差配線における探索的最適化手法の提案
- BGAパッケージのネット割り当て手法(グラフ, ペトリ, ニューラルネット及び一般)
- BGAパッケージのネット割り当て手法(グラフ, ペトリ, ニューラルネット及び一般)
- ポテンシャル法を用いたBGA配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピン集合間の引き出し順を考慮した配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 配線可能性を保証するSequence-Pairを用いた配置手法
- 配線可能性を保証するSequence-Pairを用いた配置手法
- 配線可能性を保証するSequence-Pairを用いた配置手法
- モジュールの重なりを許さない力学的モデルによるモジュール配置手法の提案
- モジュールの重なりを許さない力学的モデルによるモジュール配置手法の提案
- セルベース単一磁束量子回路におけるデータパス回路高速化のための配置配線手法(VLSI設計技術とCAD)
- 格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般配置配線)
- 格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 格子変換による多ネット等長配線アルゴリズム
- ポテンシャル ラウタ(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ポテンシャル ラウタ(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 配置の数理 : 離散化平面の一次元化(学生/教養のページ)
- 多ネット等長チャネル配線におけるチャネル高さ最小化手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 多ネット等長チャネル配線におけるチャネル高さ最小化手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 多ネット等長チャネル配線におけるチャネル高さ最小化手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 多ネット等長チャネル配線におけるチャネル高さ最小化手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- ブール方程式によるシーケンス・ペアの拡張 (情報科学と函数解析の接点 : これまでとこれから)
- Dimension of Partial Orders and Its Application to Rectangle Packing (Functional Analysis as Information Science and Related Topics)
- パラメトリックBSGによるレイアウトデザインの再利用
- パラメトリック BSGによるレイアウトデザインの再利用
- 絆 : 正当な配線と素直な配置(配置配線,物理設計及び一般)
- AT-1-1 配線は配置を選ぶ(AT-1.大学研究室における"実用"アナログCAD開発のすすめ,チュートリアルセッション,ソサイエティ企画)