Dimension of Partial Orders and Its Application to Rectangle Packing (Functional Analysis as Information Science and Related Topics)
スポンサーリンク
概要
著者
-
梶谷 洋司
北九州市立大学国際環境工学部情報メディア工学科
-
梶谷 洋司
北九州市立大学国際環境工学部
-
梶谷 洋司
北九州市立大学
-
宮下 弘
北九州市立大学国際環境工学部
-
宮下 弘
北九州市立大学国際環境工学部情報メディア工学科
関連論文
- ポテンシャル法を用いたBGA配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピン集合間の引き出し順を考慮した配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般配置配線)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- アナログICレイアウト設計における回路図クラスタ情報に基づくマルチレベル配置手法の提案(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 多層パラメトリックBSGによるコアセルの配置アルゴリズム
- シーケンスペア上の部分クラスタ表現と階層的一貫性を持つフロアプラン手法の提案
- シーケンスペア上の部分クラスタ表現と階層的一貫性を持つフロアプラン手法の提案
- シーケンスペア上の部分クラスタ表現と階層的一貫性を持つフロアプラン手法の提案
- VISI回路の階層設計をサポートする階層化BSGフロアプラン
- ポテンシャル法を用いたBGA配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ピン集合間の引き出し順を考慮した配線手法(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 配線可能性を保証するSequence-Pairを用いた配置手法
- 配線可能性を保証するSequence-Pairを用いた配置手法
- 配線可能性を保証するSequence-Pairを用いた配置手法
- モジュールの重なりを許さない力学的モデルによるモジュール配置手法の提案
- モジュールの重なりを許さない力学的モデルによるモジュール配置手法の提案
- 格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般配置配線)
- 格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 格子変換による多ネット等長配線アルゴリズム(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 格子変換による多ネット等長配線アルゴリズム
- ポテンシャル ラウタ(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- ポテンシャル ラウタ(配置配線,システムオンシリコン設計技術並びにこれを活用したVLSI)
- 配置の数理 : 離散化平面の一次元化(学生/教養のページ)
- 多ネット等長チャネル配線におけるチャネル高さ最小化手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 多ネット等長チャネル配線におけるチャネル高さ最小化手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 多ネット等長チャネル配線におけるチャネル高さ最小化手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 多ネット等長チャネル配線におけるチャネル高さ最小化手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- ブール方程式によるシーケンス・ペアの拡張 (情報科学と函数解析の接点 : これまでとこれから)
- Dimension of Partial Orders and Its Application to Rectangle Packing (Functional Analysis as Information Science and Related Topics)
- パラメトリックBSGによるレイアウトデザインの再利用
- パラメトリック BSGによるレイアウトデザインの再利用
- 絆 : 正当な配線と素直な配置(配置配線,物理設計及び一般)
- AT-1-1 配線は配置を選ぶ(AT-1.大学研究室における"実用"アナログCAD開発のすすめ,チュートリアルセッション,ソサイエティ企画)