(r_<11>, r_<12>, r_<22>)-得点列対問題 : 構成可能性の判定
スポンサーリンク
概要
- 論文の詳細を見る
大規模システムLSIの配線設計における配線経路の局所集中や通信ネットワークにおける回線の過剰負荷を避けるためにはネットワーク技術を用いた最適化技術が不可欠である。この最適化技術のための一手法として、有向完全グラフ構造をもつネットワークのフロー調節問題がある。この最適化問題はグラフ理論の得点列問題を用いることにより、さまざまな制約条件下での最適フローを実現できる。本稿では3つの正整数r_<11>, r_<12>, r_<22>, について、新しい得点列問題として(r_<11>, r_<12>, r_<22>)-得点列対問題と、S={S_1, S_2}が(r_<11>, r_<12>, r_<22>)-トーナメントの得点列かどうかをO(n)時間で判定する方法を提案する。ただし、S_1=(s_1[1], s_1[2], …, s_1[n_1]), S_2=(s_2[1], s_2[2], …, s_2[n_2])はそれぞれ非負整数列であり、n=n_1+n_2である。この問題を線形時間で判定することは、従来の得点列問題と同様の考察では困難であると考えられていた。今回、著者らは従来とは異なる手法を用いて、線形時間判定方法を見つけることができた。
- 社団法人電子情報通信学会の論文
- 2005-01-21
著者
-
吉村 猛
早稲田大学
-
高橋 昌也
福岡工業大学短期大学部:早稲田大学大学院情報生産システム研究科
-
渡邊 孝博
早稲田大学大学院情報生産システム研究科
-
渡邊 孝博
早稲田大学大学院 情報生産システム研究科
-
吉村 猛
早稲田大学大学院情報生産システム研究科
関連論文
- 1.メディア処理における超低消費電力SoC技術(未来を切り拓く最先端VLSIテクノロジー)
- A Partitioning-based Logic Optimization Method for Large Scale Circuits with Boolean Matrix
- 情報ネットワークに関する基礎教育
- Rooted Tree Sequence Problem
- k-Edge-Connected Multigraphical Degree Sequence Problem
- 点部分集合に関する拡大構成問題
- Via数削減による大規模LSIレイアウトの高速DRC手法
- (r_, r_, r_)-トーナメントの得点列対問題 : 構成アルゴリズム
- (r_, r_, r_)-得点列対問題 : 構成可能性の判定
- GAを用いたディジタル回路設計の一手法
- C-12-34 スーパスカラプロセッサの分岐回復の高速化に関する研究(C-12.集積回路,一般セッション)
- D-6-20 Network-on-Chipにおける消費電力を考慮したルーティングの一手法(D-6. コンピュータシステム,一般セッション)
- D-6-19 パケット位置情報を用いたオンチップ・ルータの消費電力削減手法の提案(D-6. コンピュータシステム,一般セッション)
- A-3-12 多層ハイパーグラフを用いた超大規模回路の電圧島の分割問題の解法(A-3. VLSI設計技術,一般セッション)
- A-1-28 FPGAとSoftCoreを用いたチップ・マルチプロセッサの検討(A-1. 回路とシステム,一般セッション)
- C_008 Rip-up IPを用いたカスタマイズ設計環境(C分野:ハードウェア)
- D-6-2 分岐処理の高速化に関する一手法(D-6. コンピュータシステム, 情報・システム1)
- 効率的なFPGA実装を指向したニューラルネットワークのアーキテクチャ
- A general neural network architecture for efficient FPGA-based implementation (VLSI設計技術)
- A-1-32 ピンの時分割多重化を利用したFPGA分割手法(A-1. 回路とシステム, 基礎・境界)
- 物理設計CADとネットワーク算法(プロセス・デバイス・回路シミュレーション及び一般)
- 物理設計CADとネットワーク算法(プロセス・デバイス・回路シミュレーション及び一般)
- RC-002 Reducing Branch Misprediction Penalty in Superscalar Microprocessors by Recovering Critical Misprediction
- C_010 FPGA向大規模回路分割手法に関する研究(C分野:ハードウェア)
- 高集積可能なソフトモジュール向けFixed-Outlineフロアプランナ (第20回 回路とシステム軽井沢ワークショップ論文集) -- (レイアウト)
- LVSの出力情報を活用したVLSI電源配線幅の高速検証システム(ソフトウェア工学)