LVSの出力情報を活用したVLSI電源配線幅の高速検証システム(ソフトウェア工学)

スポンサーリンク

概要

• 論文の詳細を見る

• VLSIのレイアウト設計において,電源線に十分な配線幅が確保されていないと過剰な電流による溶断などの致命的事故を引き起こすため,配線幅のチェックは極めて重要である.先に筆者らはレイアウトデータからビア(Via)を擬似的に削減し,2点間の配線幅チェックを高速に実行する手法を提案した.そこでは,配線幅検証の対象区間は配線ネット上の開始点と終了点の2点で指定される.しかし,この2点の座標データは作業者が検証仕様書を見ながら手入力しているため,配線幅チェック自体の高速化は達成できたものの,全体のTATは改善されないという問題が残っていた.そこで今回,LVS (Layout Versus Schematics)のクロスリファレンス情報を利用し,配線幅チェックの対象となる開始と終了の2点の座標を自動的に算出し,その後はバッチ処理にて配線幅チェックを実行するシステムを開発した.これにより人手作業の工程が大幅に短縮され,TATの改善が期待できる.大規模な実データによる実験の結果,本システムにより20箇所の配線幅検証が30分ほどで終了し,従来の検証箇所の人手入力による場合と比較して処理時間が大幅に短縮できた.

• 2013-05-01

著者

• 渡邊 孝博

  早稲田大学大学院情報生産システム研究科

• 亀井 智紀

  早稲田大学大学院情報生産システム研究科

• 渡邊 孝博

  早稲田大学大学院 情報生産システム研究科

• 川北 真裕

  (株)東芝セミコンダクター&ストレージ社

関連論文

• Via数削減による大規模LSIレイアウトの高速DRC手法
• (r_, r_, r_)-トーナメントの得点列対問題 : 構成アルゴリズム
• (r_, r_, r_)-得点列対問題 : 構成可能性の判定
• GAを用いたディジタル回路設計の一手法
• C-12-34 スーパスカラプロセッサの分岐回復の高速化に関する研究(C-12.集積回路,一般セッション)
• D-6-20 Network-on-Chipにおける消費電力を考慮したルーティングの一手法(D-6. コンピュータシステム,一般セッション)
• D-6-19 パケット位置情報を用いたオンチップ・ルータの消費電力削減手法の提案(D-6. コンピュータシステム,一般セッション)
• A-3-12 多層ハイパーグラフを用いた超大規模回路の電圧島の分割問題の解法(A-3. VLSI設計技術,一般セッション)
• A-1-28 FPGAとSoftCoreを用いたチップ・マルチプロセッサの検討(A-1. 回路とシステム,一般セッション)
• C_008 Rip-up IPを用いたカスタマイズ設計環境(C分野:ハードウェア)
• D-6-2 分岐処理の高速化に関する一手法(D-6. コンピュータシステム, 情報・システム1)
• 効率的なFPGA実装を指向したニューラルネットワークのアーキテクチャ
• A general neural network architecture for efficient FPGA-based implementation (VLSI設計技術)
• RC-002 Reducing Branch Misprediction Penalty in Superscalar Microprocessors by Recovering Critical Misprediction
• LVSの出力情報を活用したVLSI電源配線幅の高速検証システム(ソフトウェア工学)

もっと見る 閉じる

スポンサーリンク