C_008 Rip-up IPを用いたカスタマイズ設計環境(C分野:ハードウェア)
スポンサーリンク
概要
- 論文の詳細を見る
- FIT(電子情報通信学会・情報処理学会)推進委員会の論文
- 2006-08-21
著者
-
亀井 智紀
TOOL株式会社EDA製品事業部
-
渡邊 孝博
早稲田大学大学院情報生産システム研究科
-
亀井 智紀
早稲田大学大学院情報生産システム研究科
-
渡邊 孝博
早稲田大学大学院 情報生産システム研究科
関連論文
- Via数削減による大規模LSIレイアウトの高速DRC手法
- (r_, r_, r_)-トーナメントの得点列対問題 : 構成アルゴリズム
- (r_, r_, r_)-得点列対問題 : 構成可能性の判定
- GAを用いたディジタル回路設計の一手法
- C-12-34 スーパスカラプロセッサの分岐回復の高速化に関する研究(C-12.集積回路,一般セッション)
- D-6-20 Network-on-Chipにおける消費電力を考慮したルーティングの一手法(D-6. コンピュータシステム,一般セッション)
- D-6-19 パケット位置情報を用いたオンチップ・ルータの消費電力削減手法の提案(D-6. コンピュータシステム,一般セッション)
- A-3-12 多層ハイパーグラフを用いた超大規模回路の電圧島の分割問題の解法(A-3. VLSI設計技術,一般セッション)
- A-1-28 FPGAとSoftCoreを用いたチップ・マルチプロセッサの検討(A-1. 回路とシステム,一般セッション)
- C_008 Rip-up IPを用いたカスタマイズ設計環境(C分野:ハードウェア)
- D-6-2 分岐処理の高速化に関する一手法(D-6. コンピュータシステム, 情報・システム1)
- 山形県,村山葉山火山溶岩類のK-Ar年代
- Via数削減による大規模LSIレイアウトの高速DRC手法 (リコンフィギャラブルシステム)
- Via数削減による大規模LSIレイアウトの高速DRC手法 (コンピュータシステム)
- Via数削減による大規模LSIレイアウトの高速DRC手法 (VLSI設計技術)
- 効率的なFPGA実装を指向したニューラルネットワークのアーキテクチャ
- A general neural network architecture for efficient FPGA-based implementation (VLSI設計技術)
- RC-002 Reducing Branch Misprediction Penalty in Superscalar Microprocessors by Recovering Critical Misprediction
- LVSの出力情報を活用したVLSI電源配線幅の高速検証システム(ソフトウェア工学)