Via数削減による大規模LSIレイアウトの高速DRC手法 (VLSI設計技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 2011-01-17

著者

• 亀井 智紀

  TOOL株式会社EDA製品事業部

• 安部 拓哉

  TOOL株式会社EDA製品事業部

• 本垰 秀昭

  TOOL株式会社EDA製品事業部

関連論文

• Via数削減による大規模LSIレイアウトの高速DRC手法
• C_008 Rip-up IPを用いたカスタマイズ設計環境(C分野:ハードウェア)
• 山形県,村山葉山火山溶岩類のK-Ar年代
• Via数削減による大規模LSIレイアウトの高速DRC手法 (リコンフィギャラブルシステム)
• Via数削減による大規模LSIレイアウトの高速DRC手法 (コンピュータシステム)
• Via数削減による大規模LSIレイアウトの高速DRC手法 (VLSI設計技術)

スポンサーリンク