A-1-32 ピンの時分割多重化を利用したFPGA分割手法(A-1. 回路とシステム, 基礎・境界)

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 2005-03-07

著者

• 吉村 猛

  早稲田大学

• 中村 祐一

  早稲田大学大学院情報生産システム研究科

• 顧 雪飛

  早稲田大学大学院情報生産システム研究科

• 吉村 猛

  早稲田大学大学院情報生産システム研究科

関連論文

• 1.メディア処理における超低消費電力SoC技術(未来を切り拓く最先端VLSIテクノロジー)
• A Partitioning-based Logic Optimization Method for Large Scale Circuits with Boolean Matrix
• (r_, r_, r_)-トーナメントの得点列対問題 : 構成アルゴリズム
• (r_, r_, r_)-得点列対問題 : 構成可能性の判定
• A-1-32 ピンの時分割多重化を利用したFPGA分割手法(A-1. 回路とシステム, 基礎・境界)
• 物理設計CADとネットワーク算法(プロセス・デバイス・回路シミュレーション及び一般)
• 物理設計CADとネットワーク算法(プロセス・デバイス・回路シミュレーション及び一般)
• C_010 FPGA向大規模回路分割手法に関する研究(C分野:ハードウェア)
• 高集積可能なソフトモジュール向けFixed-Outlineフロアプランナ (第20回 回路とシステム軽井沢ワークショップ論文集) -- (レイアウト)

スポンサーリンク