複数パイプラインのステージレベル静的スケジューリング

概要

論文の詳細を見る
機能ユニット数千-数万台規模の超並列計算機を実現するためには、1チップ上にできるだけ多数の機能ユニットを集積し、かつこれらを極限まで有効利用することが重要である。このとき機能ユニット間の並列処理方式として適当と考えられるのは、ユニット間の通信コストを考慮すると、レジスタファイル共有型の命令レベル並列処理方式である。従来の命令レベル並列処理アーキテクチャとしてはVLIW、Superscalar方式などが一般的であるが、いずれの方式にも超並列計算機の要素プロセッサとしては馴染まない点がある。VLIWなどの静的ハザード解消型アーキテクチャでは、ある1つの命令の処理時間が予測より長くなってしまった場合、以降の命令間のハザード解消を保証するためにそのほかのすべての機能ユニットの実行をも停止させる必要があり、並列性が失われることになる。この実行タイミングの動的変動に対して弱いという欠点は、要素プロセッサ間通信命令などの大幅な処理時間変動のある命令を持つ、超並列計算機システムにおいては重大な問題となる(レイテンシに対して弱い)。一方、out-of-order実行メカニズムを持つsuperscalarアーキテクチャは、局所データフロー実行を実現するため、実行タイミングの変動に対しては強いといえるが、その制御機構は、機能ユニット数が増えると、複雑かつ大規模なものとなるため、要素プロセッサ当たりのハードウェア量を最小限に抑えたい超並列計算機システムには適していない。我々は、両者の問題点を同時に解決する命令レベル並列処理アーキテクチャとして、一般化静的順序制御機構をはじめとする単純で高速な同期機構を、パイプラインステージレベルの制御に応用する方式を検討している。本方式は、実行タイミングの動的変動に対して強いという局所データフロー実行の特長と同様の効果を、コンパイラの静的スケジューリングの力を借りることにより、極めて単純な制御機構で達成するものである。本稿では、本アーキテクチャのための静的スケジューリング方式について述べる。
一般社団法人情報処理学会の論文
1992-02-24

複数パイプラインのステージレベル静的スケジューリング

スポンサーリンク

概要

著者

関連論文

スポンサーリンク