レジスタ・ファイルを含む論理回路のテストパターン自動生成

スポンサーリンク

概要

論文の詳細を見る
論理回路の大規模化に伴い、そのテストはますます困難になりつつある。この問題を解決する手法の1つとして、スキャン設計のようなテスト容易化設計が行われている。しかし、スキャン設計は回路内の記憶素子をすべてシフトレジスタにしてスキャンバスを構成するため、ゲート数が像化する。従って、レジスタファイルのような記憶素子を多く含む論理回路に適応することは、チップ面積の点から非現実的であった。従来、このような回路に対しては人手でテストパターンを作成し、故障シミュレーションを行っていたが、故障検出率の高いテストパターンを作成するには多くの時間を要していた。このような問題点を解決するため、スキャン設計を適用していないレジスタファイルを含む論理回路のテストパターン自動生成プログラムを開発した。
一般社団法人情報処理学会の論文
1986-10-01

著者

関連論文

スポンサーリンク