ロードアドレス予測による命令並列度の向上
スポンサーリンク
概要
- 論文の詳細を見る
総実行サイクル数を低減し命令レベル並列度を向上させるための, ロード命令のアドレス予測手法を提案する. データキャッシュアクセスレイテンシを低減するロードアドレス予測について, トレースベースのシミュレータで評価を行なった. その結果, in-order実行のプロセッサにおいて, 総実行サイクル数は最大25%減少し, Instruction Per Cycle(IPC)は33% 向上した. また, out-of-order実行のプロセッサにおいて, 総実行サイクル数が量大5% 減少し, IPCは5%向上した.
- 一般社団法人情報処理学会の論文
- 1996-08-27
著者
-
木村 康則
富士通研究所
-
木村 康則
富士通株式会社
-
西本 晴子
(株)電士通研究所ネットワークコンピューテイング研究部
-
勝野 昭
(株)電士通研究所ネットワープコンピューテイング研究部
-
木村 康則
(株)電士通研究所ネットワープコンピューテイング研究部
-
勝野 昭
(株)富士通研究所プロセサ研究部
-
西本 晴子
(株)富士通研究所コンピュータシステム研究部
関連論文
- スーパースカラ用コンパイラの評価
- 大規模システム評価環境PSI-SIM : 数千個のマルチコア・プロセッサを搭載したペタスケールコンピュータの性能予測(マルチコア設計開発/性能評価,集積回路とアーキテクチャの協創〜どう繋ぐ?どう使う?マルチコア〜)
- 大規模システム評価環境PSI-SIM : 数千個のマルチコア・プロセッサを搭載したペタスケールコンピュータの性能予測(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- OpenJIT : 自己反映的なJava JITコンパイラ
- シンボル情報に基づくアプリケーション分析を目的としたシミュレータAiceの開発(ARC-11 : シミュレータおよびコンテスト報告,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 仮想自律化のためのシステム技術 (特集:TRIOLE) -- (TRIOLEを支える先進技術)
- Gordon E. Moore : Cramming More Components onto Integrated Circuits(20世紀の名著名論)
- スーパスカラプロセッサ設計支援ツールの構築とその適用事例
- Java VMのGCの高速化
- Java VMのGCの高速化
- Java JITコンパイラの性能評価
- Java^ JITコンパイラの試作
- コンパイラによる静的分岐予測
- ^toolによるスーパスカラプロセッサの評価
- 並列論理型言語FGHCのVLIW計算機での実行方式
- Simon L.Peyton Jones 著, "The Implementation of Functional Programming Languages", Prentice Hall, 約 \3,600(ペーパバック), 445pp., 1987
- 日本のアーキテクチャ研究に対する期待 : 産業界の視点から
- HPC向け大規模クラスタシステムにおける省電力機能の実装
- HPC向け大規模クラスタシステムにおける省電力機能の実装
- ロードアドレス予測による命令並列度の向上
- ロード・アドレス予測方法の検討
- 分岐パス情報に基づく分岐予測方式の提案
- サーバアーキテクチャ評価用ツール:MUSCAT (特集 21世紀に向けた研究開発)