特集「FPGA : その現状、将来とインパクト」の編集にあたって
スポンサーリンク
概要
- 論文の詳細を見る
- 一般社団法人情報処理学会の論文
- 1994-06-15
著者
関連論文
- センサフュージョンのためのリアルタイムパラレルアーキテクチャ
- 実時間用並列計算機アーキテクチャの検討
- CODAにおけるスキップ機構の導入による共有変数アクセスの効率化
- CODAアーキテクチャ : 命令挿入によるレジスタ上でのデータ待ち合わせ
- 高並列計算機における遠隔データの先行フェッチのためのループ変換手法
- ニューラルネットワークによる情動・記憶モデルの構成
- 並列構造記述モデルとそれを実現する高水準並列計算機
- 海馬の三次元神経回路による連想記憶モデル
- 3S-1 'neuron-oid'系における創発的情報処理(第3報) : 'neuron-oid'での入力間の同期検出
- 感情記憶システムの構想
- FTS2000-22 多段網において優先度逆転を抑制するための熱心な優先度先送り方式の提案と評価
- 特集「FPGA : その現状、将来とインパクト」の編集にあたって
- 特集「リアルワールドコンピューティング研究計画」の編集にあたって
- 82-26 マルチ・プロセッサ・アルゴリズムの実験報告
- 複数パイプライン・プロセッサの実時間性能評価
- リアルタイムシステムのハードウエア
- 実時間並列計算機CODAにおけるネットワーク性能の予備的評価
- 実時間処理向き並列ハードウェアエミュレータシステムの構成
- CODAプロセッサにおける実時間処理向きタスクスイッチの性能評価
- 実時間用並列計算機CODAのプロセッサアーキテクチャ
- 優先度先送り方式による実時間相互結合網用ルータチップの実現と性能
- 特集「重点領域研究 : 超並列原理に基づく情報処理基本体系」の編集にあたって (重点領域研究 : 超並列原理に基づく情報処理基本体系)
- 優先度先送り方式による実時間用相互結合網用ルータチップの性能評価
- 3. 実時間処理のためのハードウェアアーキテクチャ ( リアルタイムシステム)
- 実時間並列計算機CODAの命令セットの予備評価
- 実時間並列計算機CODA用ルータチップの予備的性能評価
- 実時間並列計算機CODAの命令セット・アーキテクチャ設計
- 実時間並列計算機CODAの構成とメンテナンスアーキテクチャ
- センサフュージョンのための並列計算機システム