スヌープキャッシュ制御機構の DOACROSS ループへの適用 (<特集>並列処理)
スポンサーリンク
概要
- 論文の詳細を見る
共有メモリ共有バス型アーキテクチャは汎用性が高く比較的実装が容易である.また,スヌープキャッシュの発明により,大幅に共有バスのトラフィックが削減され,共有バス構成で接続できるプロセッサの台数が増大した.このために,共有メモリ共有バス型アーキテクチャは多くのマルチプロセッサシステムで採用されてきた.しかし,大規摸数値計算や細粒度の並列処理といった用途では,スヌープキャッシュによるバストラフィックの削減効果があまり得られず,大きな性能向上は得られなかった.筆者は共有メモリ共有バス型のマルチプロセッサを高性能化する機構として,データのタイプによってスヌーププロトコルを切替えて通信を最適化するスヌープキャッシュ制御機構,およびこの機構と生産者-消費者型の同期機構とを統合したMISC機構を提案してきた.これらの機構の定量的な効果を測定するために,実行駆動型のマルチプロセッサシミュレータを作成した.このシミュレータ上で,DOACROSS型のループを例に挙げて,シミュレーション実験を行った.その結果,これらの機構が共有バスのアクセス回数削減とメモリアクセスのレイテンシ削減に大きな効果があることが確認された.また,依存距離の短いDOACROSSループにおいて,MISC機構による同期オーバヘッドの削減効果が大きな性能向上をもたらすことが確認された.
- 一般社団法人情報処理学会の論文
- 1993-04-15
著者
関連論文
- RDTネットワークにおける疑似フルマップ方式の評価
- ディレクトリキャッシュにおける疑似フルマップシステムの定量的評価
- PHIGS の構造体を処理するジオメトリ演算のマルチプロセッサ上での実行効率評価
- PHlGS の構造体を処理するジオメトリ演算のマルチプロセッサ上での実行効率評価
- PHIGS のジオメトリ演算のための並列処理方式の検討
- 超並列計算機JUMP-1におけるディスク入出力サブシステムの実装
- MBPコアのファームウェア設計 : 疑似フルマップ方式のサポート
- スヌープキャッシュ制御機構の DOACROSS ループへの適用 (並列処理)
- 共有メモリ型並列計算機(並列計算機)
- 分散共有メモリ型超並列計算機JUMP-1の入出力サブシステム
- 実用並列アプリケーションの実行駆動シミュレータによる性能評価
- 細粒度並列計算機お茶の水1号 : メモリベースのデータ駆動同期機構の実現
- 動いているお茶の水1号 : 同期ビットを使用したコンパイル技法
- システムの階層的並列性を統一的に扱う最適化コンパイラ
- 細粒度並列計算機お茶の水1号 : 最適化コンパイラ
- 細粒度並列計算機用最適化コンパイラ : OP.1
- 並列処理最適化機構の実用アプリケーションを用いた性能評価
- 動いているお茶の水1号 : 大域構造体先行フェッチ機構の評価
- 細粒度並列計算機お茶の水1号 : 大域構造体先行フェッチ機構
- 動いているお茶の水1号 : 大域同期機構の評価
- 細粒度並列計算機お茶の水1号 : 大域同期機構
- お茶の水1号の構成と評価
- 対象粒度の異なる処理装置を複合した並列アーキテクチャ
- 最適化された応用並列計算問題における相互結合網の性能比較
- 並列計算機の結合形状評価用シミュレータ
- レイテンシ隠蔽における結合形状の評価
- 共有メモリ型並列計算機におけるメモリアクセスの局所化技法
- キャッシュインジェクションとメモリベース同期機構の高速化