多重スレッド・多重命令発行を用いる要素プロセッサ・アーキテクチャ (<特集>並列処理)

概要

論文の詳細を見る
我々は,アプリケーションが有する粗粒度並列性を多重命令発行と組み合わせることによって,スループットの向上を狙うプロセッサ・アーキテクチャの開発を行っている.本稿では,そのアーキテクチャの特徴である「並列スレッド命令発行方式」について述べ,キャッシュ効果を含めたシミュレーションによって評価した結果を報告する.アプリケーション・プログラムをデータ分割によって並列化し,本プロセッサ上で同時実行されるスレッドが命令テキストを共有する場合,命令キャッシュのヒット率は単一スレッド実行時よりも向上することがわかった.一方,データ・キャッシュについては複数スレッドの同時実行によって単一スレッドの場合よりもヒット率が低下する傾向がある.しかし,適切なデータ・キャッシュ構成のもとではヒット率低下の傾向を抑えることができ,2,4,8スレッド並列実行時でそれぞれ単一スレッド・プロセッサの2.0倍,3.6倍,5.4倍の性能向上が得られることを確認した.
一般社団法人情報処理学会の論文
1993-04-15