接地ビアによるシールド構造が多層プリント配線板用ビア配線の電気的特性に及ぼす影響
スポンサーリンク
概要
- 論文の詳細を見る
多層プリント配線板のシールド用グラウンドビアフェンス(囲い)が,グラウンド板と共に矩形共振キャビティを形成し,励起された共振モードがその内部に存在するビア配線の電気的特性に悪影響を及ぼす現象について,10GHzまでの周波数領域で,理論的,実験的研究を行った。解析した構造は,単独ビアと,グラウンドビアで信号ビアを取り囲んだ垂直導波路と,差動ビア対の3種類であり,各々をシールドされた境界内,つまりキャビティ内に形成した。キャビティの共振モード影響下において,各ビア配線の反射,透過,クロストークを調べた結果,多層プリント配線板上ビア配線の高周波特性を改善する有効な手掛かりが得られた。
- 2004-07-01
著者
-
遠矢 弘和
NEC生産技術研究所
-
遠矢 弘和
日本電気株式会社生産技術研究所
-
成田 薫
NEC生産技術研究所 EMC技術センター
-
Kushta Taras
NEC生産技術研究所 EMC技術センター
-
Kushta Taras
Nec生産技術研究所
-
佐伯 貴範
Necエレクトロニクス第一カスタムlsi事業部
-
成田 薫
Nec生産技術研究所
関連論文
- B-4-61 低インピーダンス線路素子(LILC)の等価回路モデル(B-4.環境電磁工学)
- 高性能ディジタルボードに適する新しい電源分配回路技術(小テーマ : 回路技術関連)
- プリント基板に実装された低インピーダンス線路素子の特性
- プリント基板に実装された低インピーダンス線路素子の特性
- プリント基板に実装された低インピーダンス線路素子の特性
- 導電性高分子を用いた線路型素子(有機分子エレクトロニクスの現状と将来展望論文小特集)
- コンデンサの特性を大きく上回る低インピーダンス線路素子(LILC)技術
- C-13-1 導電性高分子を用いたチップサイズ線路型素子
- C-13-2 線路型素子のデカップリング特性
- 低インピーダンス線路素子を用いた電源デカップリング技術の検討
- デジタル回路の高速化に対応する電源デカップリング技術
- 多層プリント配線板に形成された伝送線路の伝搬定数を高精度で測定する方法
- 接地ビアによるシールド構造が多層プリント配線板用ビア配線の電気的特性に及ぼす影響
- 新しい高速回路設計法(QSCC 理論)のための集中系モデル化技術(2. 電気設計)(エレクトロニクス実装のためのシミュレーション技術)
- スペクトル領域-実空間再変換法によるマイクロストリップ線路放射電磁界解析