電流モードS/H回路の低電圧化の検討

スポンサーリンク

概要

• 論文の詳細を見る
• 1997-06-20

著者

• 杉本 泰博

  中央大学

• 杉本 泰博

  中大

• 関谷 昌弘

  中央大学

関連論文

• 2V動作, 500MHz CMOSミクサ回路の検討
• MOSトランジスタの高周波モデルに関する検討
• C-12-63 CMOS-LNAでNFを最小とするTrサイズの最適化に関する検討(C-12. 集積回路C(増幅回路),一般セッション)
• C-12-28 高周波特性に優れたPADの設計と測定(C-12.集積回路,一般セッション)
• C-12-56 ダミーメタルがオンチップ・スパイラルインダクタに与える影響の検討(C-12. 集積回路AC(RFモデリング),一般セッション)
• C-12-40 オンチップ・スパイラルインダクタの周辺の磁界分布の検討(C-12.集積回路C(アナログ),一般講演)
• C-12-21 高精度なPMOSサンプリングスイッチの構成に関する検討(C-12.集積回路C(アナログ),一般講演)
• C-12-17 チャージポンプ方式降圧型DC-DCコンバータの高効率化に関する検討(C-12.集積回路C(アナログ),一般講演)
• C-12-37 減算器が不要な2ステップフラッシュ形ADCの検討(C-12.集積回路C(アナログ),一般講演)
• C-12-15 ダミーメタルがスパイラルインダクタのQ値に与える影響の検討(C-12.集積回路C(アナログ),一般講演)
• C-12-16 8-bit,5GS/sバイポーラS/H回路の検討(C-12.集積回路C(アナログ),エレクトロニクス2)
• C-2-28 2V動作, 1GHz, A級, CMOSパワーアンプ回路の検討(C-2. マイクロ波A(能動デバイス), エレクトロニクス1)
• C-12-22 カレントミラー回路における電流比ばらつきを低減する構成法(C-12.集積回路C(アナログ))
• 弱反転領域を利用したCMOS基準電圧発生回路の検討
• 素子ばらつきを考慮した, 高精度パイプライン方式A/D変換器の利得誤差低減に関する検討
• 弱反転領域を利用したCMOS基準電圧発生回路の検討(アナログ・デジアナ・センサ,通信用LSI)
• 素子ばらつきを考慮した,高精度パイプライン方式A/D変換器の利得誤差低減に関する検討(アナログ・デジアナ・センサ,通信用LSI)
• A-1-16 1V 以下で動作する, 30Ms/s, MOS S/H 回路における利得誤差、直線性誤差改善の検討
• 5.携帯電話用, 高周波アナログ, アナログ/ディジタル混載LSI(モバイル社会を支える先端技術 : 小型化と使いやすさを極める)
• C-12-28 Si基板上のSpiral InductorにおけるGround Shieldの検討
• 低電圧, 高速DACの周波数特性改善手法について
• 14-bit,50MS/s,1.8V ADCを実現するビットブロック回路の検討
• 2V動作, 500MHz CMOSミクサ回路の検討
• 1V化ビデオ帯電流モードCMSA A/D変換器の ビットブロック回路の設計
• C-12-30 VCO回路のジッタシミュレーションに関する検討
• C-12-26 スイッチトキャパシタ方式MOS A-Dコンバータのキャリブレーション技術の検討
• 1V化 ビデオ帯 電流モードCMOS A/D変換器のビットブロック回路の設計
• 90nmCMOSで何を実現するのか : その1(パッシブ型〓Δ変調器の場合)
• V_ばらつきの影響を低減した電流ミラー回路の検討
• 高精度低電圧電流ミラー回路の検討
• C-12-35 フィードフォワードによるCMOS TIAの安定化、広帯域化の検討(C-12. 集積回路C(アナログ), エレクトロニクス2)
• 4GS/s 6-bitバイポーラADCの回路構成に関する検討
• パイプライン形ADCにおけるディジタルコレクション回路の検討
• パイプライン形A/D変換器におけるディジタルコレクション回路の検討
• ビデオ帯低電圧電流モードサンプルホールド回路の検討
• 90nm CMOSで何を実現するのか : その2(200MHzローパスフィルタの場合)
• 1MHz,1V出力, 降圧形CMOS DC-DCコンバータの出力回路の検討
• アナログ回路開発における苦楽とは(学生・若手研究会)
• グランドラインでの電圧降下の影響を受けない電流源と入力ディジタル符号に依存する時定数変化のない出力端子構成とを用いたMOS、14ビット、高速DACの検討(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• グランドラインでの電圧降下の影響を受けない電流源と入力ディジタル符号に依存する時定数変化のない出力端子構成とを用いたMOS、14ビット、高速DACの検討(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 低電圧, 低消費電力化, アナ/ディジ回路および高周波回路設計のボトルネック
• [特別招待論文]低電圧、低消費電力化、アナ/ディジ回路および高周波回路設計のボトルネック(アナログ・デジアナ・センサ,通信用LSI)
• 次世代, 高機能アナログ回路技術の動向 : 次世代, 高機能アナログ回路技術調査専門委員会活動報告
• DLLループにおける位相比較器デッドゾーンのジッタに対する影響について
• 電流モード,1.5V,30Ms/s,9〜10ビット CMOSサンプル・ホールド回路
• べき指数可変形ガンマ補正回路の開発
• 「低電圧・低消費電力化アナログ回路技術」 -特集号によせて-
• THE Japanese ELECTRONICS INDUSTORY, Wataru Nakayama, William Boulton and Michael Pecht 著, CHAPMAN & HALL/CRC, 定価 : $44.95
• スイッチング方式DC-DCコンバータ回路における軽負荷時の効率改善に関する検討
• スイッチング方式DC-DCコンバータ回路における軽負荷時の効率改善に関する検討
• 信号電流を入力する, 1V, 2GHz高速1/2分周回路の検討
• 中央大学理工学部電気・電子工学科杉本泰博研究室(研究室訪問)
• 新しいシュミット・トリガ型発振回路の検討
• Design of a Low-Voltage, Low-Power, High-Frequency CMOS Current-Mode VCO Circuit by Using 0.6μm MOS Devices(論文賞贈呈)
• 低電圧・低消費電力化, 電流モードΣΔ変調器回路の検討
• 2V動作、400Msps CMOS D/Aコンバータ回路の検討
• MOSカレントミラー回路の素子バラツキによる歪発生について
• デルタシグマAD変調器の低電圧動作化(2V動作)の検討
• 多値論理を用いたCML回路の高速化の検討
• 多値論理を用いた高速、低電圧CML回路の検討
• シリコンオンチップ,スパイラルインダクタにおける最適なグラウンドシールド構造に関する検討
• 並列構成MOS高速ADCの実現可能性について
• I,Q出力を持つMOS低電圧, 高速VCO回路の検討
• 低電圧、高速化VCOの出力段回路の検討
• オーディオ帯低電圧ΔΣADC回路の検討
• 標準CMOSプロセスによるRFスパイラルインダクタの特性改善手法
• 信号電流を入力とする, 1V, 2GHz高速1/2分周回路の検討
• 電流入力、低電圧、高周波分周回路の検討
• VCOにおけるジッタ解析手法について
• ノイズ発生によるSPICEでの雑音解析時の問題について
• 高速VCO回路の低電圧化の検討
• 差動増幅器を用いた高速化VCOの研究
• CMOS差動形高速VCOの検討
• 電流モードS/H回路の低電圧化の検討
• 電流モードビデオADCの実現可能性について
• 高精度な入力電圧-電流変換回路の検討
• 2次スロープ補償を用いたDC-DCコンバータIC回路の研究 (集積回路)
• 2次スロープ補償を用いたDC-DCコンバータIC回路の研究 (情報センシング)
• C-12-56 SPICEを使わずに機能シミュレータで電源ICの特性を高速かつ正確に解析する手法の検討(C-12.集積回路,一般セッション)
• DC-DCコンバータICを統一的に設計する回路手法の研究 (情報センシング)
• SPICEを使わずに昇圧型DC-DCコンバータの特性を高速かつ正確に解析するシミュレーション手法の研究(学生・若手技術者育成のための研究会)
• DC-DCコンバータICを統一的に設計する回路手法の研究 (集積回路)

もっと見る 閉じる

スポンサーリンク