スポンサーリンク
NEC Corporation | 論文
- 並列画像処理メモリPIP-RAM(3) : 動作速度及び消費電力について
- 並列画像処理メモリPIP-RAM(2) : メモリ部の回路方式
- 並列画像処理メモリPIP-RAM(1)
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- C-12-17 CMOS高速クロック&データリカバリ回路の開発
- C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
- PONシステム用ディジタルCDR
- PONシステム用ディジタルCDR
- C-12-19 156Mbpsバースト信号受信用PLL回路の開発
- 156Mbpsビット同期回路内蔵インタフェースLSI
- 2.56Tb/s光パケットスイッチを用いた光波コアノード
- 64Mb高速DRAMマクロの開発
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- FOREWORD (Special Section on Analog Technologies in Submicron Era)
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- Likelihood Function for QRM-MLD Suitable for Soft-Decision Turbo Decoding and Its Performance for OFCDM MIMO Multiplexing in Multipath Fading Channel(MIMO)(Multi-carrier Signal Processing Techniques for Next Generation Mobile Communicatio
- 多分割アレイ構造を有する30ns 256Mb DRAM