スポンサーリンク
Kyoto Univ. Kyoto‐shi Jpn | 論文
- A Hybrid-ARQ Protocol with Adaptive Rate Error Control
- Parallel Viterbi Decoding Implementation by Multi-Microprocessors
- 毒まみれ半順序付き集合ゲームの必勝法(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- 毒まみれ半順序付き集合ゲームの必勝法(ネットワークプロセッサ,通信のための信号処理,符号理論,一般)
- 高時間分解能を実現するSETパルス幅測定回路の提案(ディペンダブル設計,物理設計及び一般)
- High-resolution UWB Doppler radar interferometric imaging algorithm for multiple moving targets with smoothed pseudo Wigner distribution(Radar Technology,ICSANE 2010 (International Conference on Space, Aeronautical and Navigational Electronics))
- 雛型を用いた携帯電話向け3Dユーザインタフェースカスタマイズシステムの検討(一般セッション,モバイルマルチメディアアプリケーション,モバイルP2P,画像符号化,ストリーム技術)
- 透過減衰を考慮した無線ホームネットワーク向け位置推定
- 解析的二次音源モデルに基づく回折のレイトレーシングシミュレーション
- A-20-14 特徴点追跡を用いた動き補償フレーム補間手法(A-20. スマートインフォメディアシステム,一般セッション)
- 屋内位置推定システムのための間取り推定に関する一検討(ユビキタス・センサネットワークの要素技術,コンテクストの抽出,スマートスペース,ユビキタス生活支援,一般)
- 屋内位置推定システムのための間取り推定に関する一検討(ユビキタス・センサネットワークの要素技術,コンテクストの抽出,スマートスペース,ユビキタス生活支援,一般)
- Optimal Termination of On-Chip Transmission-Lines for High-Speed Signaling(Analog Circuits and Related SoC Integration Technologies)
- Interconnect RL Extraction Based on Transfer Characteristics of Transmission-Line(Interconnect,VLSI Design and CAD Algorithms)
- Si-Substrate Modeling toward Substrate-Aware Interconnect Resistance and Inductance Extraction in SoC Design(Interconnect,VLSI Design and CAD Algorithms)
- Performance Limitation of On-Chip Global Interconnects for High-Speed Signaling(Selected Papers from the 17th Workshop on Circuits and Systems in Karuizawa)
- Representative Frequency for Interconnect R(f)L(f)C Extraction(Parasitics and Noise)(VLSI Design and CAD Algorithms)
- Hetero-Interface Properties of SiO_2/4H-SiC on Various Crystal Orientations(Heterostructure Microelectronics with TWHM2003)
- Recent Progress in SiC Ion Implantation and MOS Technologies for High Power Devices
- High Channel Mobility in Inversion Layer of SiC MOSFETs for Power Switching Transistors
スポンサーリンク