スポンサーリンク
Department of Electrical and Computer Engineering, University of Wisconsin-Madison | 論文
- 組合せ回路および順序回路に対する診断用テスト圧縮法(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
- Addressing Defect Coverage through Generating Test Vectors for Transistor Defects
- A SPATIO-TEMPORAL FRAMEWORK FOR MEG/EEG EVOKED RESPONSE AMPLITUDE AND LATENCY VARIABILITY ESTIMATION
- 組合せ回路および順序回路に対する診断用テスト圧縮法(LSIシステムの実装・モジュール化・インタフェース技術, テスト技術)
- トランジスタ短絡故障モデルにおける等価故障解析について
- Addressing Defect Coverage through Generating Test Vectors for Transistor Defects
- Maximizing Stuck-Open Fault Coverage Using Stuck-at Test Vectors
- Fault Simulation and Test Generation for Transistor Shorts Using Stuck-at Test Tools
- 完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法
- A Novel ATPG Method for Capture Power Reduction during Scan Testing(Dependable Computing)
- A Per-Test Fault Diagnosis Method Based on the X-Fault Model(Dependable Computing)
- A New Method for Low-Capture-Power Test Generation for Scan Testing(Dependable Computing)
- On Design for I_-Based Diagnosability of CMOS Circuits Using Multiple Power Supplies(Computer Components)
- Periodic motion representing isotropic turbulence
- Nb_3Sn-Pb Josephson Junctions Using Nb_3Sn Formed by Reaction of Nb/Sn Dual-Layer Films