尾上 孝雄 | 大阪大学情報科学研究科
スポンサーリンク
概要
関連著者
-
尾上 孝雄
大阪大学情報科学研究科
-
Onoye T
Kyoto Univ. Kyoto‐shi Jpn
-
橋本 昌宜
大阪大学大学院情報科学研究科
-
橋本 昌宜
大阪大学情報科学研究科情報システム工学専攻
-
橋本 昌宜
大阪大学情報科学研究科
-
橋本 昌宣
大阪大学情報科学研究科情報システム工学専攻
-
密山 幸男
大阪大学大学院情報科学研究科
-
濱本 浩一
大阪大学情報科学研究科
-
密山 幸男
大阪大学情報科学研究科
-
更田 裕司
大阪大学情報科学研究科情報システム工学専攻
-
橋本 昌宜
大阪大
-
密山 幸男
高知工科大学システム工学群
-
尾上 孝雄
大阪大学大学院情報科学研究科
-
中村 行宏
立命館大学 総合理工学研究機構
-
尾上 孝雄
大阪大学大学院情報科学研究科情報システム工学専攻
-
尾上 孝雄
京都大学 大学院 情報学研究科 通信情報システム専攻
-
Onoye Takao
Faculty Of Engineering Osaka University
-
Onoye Takao
Department Of Communications And Computer Engineering Kyoto University
-
Onoye Takao
Graduate School Of Engineering Osaka University
-
橋本 昌宜
大阪大学大学院情報科学研究科情報システム工学専攻
-
中西 正洋
大阪大学 大学院情報科学研究科
-
中西 正洋
大阪大学情報科学研究科
-
樫東 清貴
シャープ株式会社技術本部プラットフォーム開発センター
-
千葉 雅裕
シャープ株式会社技術本部プラットフォーム開発センター
-
片山 三千太
シャープ株式会社技術本部プラットフォーム開発センター
-
小野 修一郎
シャープ株式会社技術本部プラットフォーム開発センター
-
泉 知論
立命館大学
-
中村 行宏
京都大学情報学研究科通信情報システム専攻
-
湯浅 隆史
京都大学大学院情報学研究科
-
泉 知論
京都大学情報学研究科
-
片山 三千太
シャープ株式会社技術本部
-
湯浅 隆史
京都大学情報学研究科通信情報システム専攻
-
冨田 明彦
京都大学情報学研究科通信情報システム専攻
-
小野 修一郎
シャープ株式会社技術本部
-
Onoye Takao
Osaka University
-
冨田 明彦
京都大学 情報学研究科 通信情報システム:(現)株式会社日立製作所
-
小野 修一郎
シャーブ(株)技術本部 マルチメディア推進本部 システム開発センター NB3PT
-
千葉 雅裕
シャープ株式会社
-
Onoye Takao
Osaka Univ. Suita‐shi Jpn
-
泉 知論
京都大学 大学院 情報学研究科 通信情報システム専攻
-
樫東 清貴
シャープ株式会社技術本部
-
越智 裕之
京都大学大学院情報学研究科
-
越智 裕之
京都大学情報学研究科通信情報システム専攻
-
中村 行宏
京都大学 大学院 情報学研究科 通信情報システム専攻
-
辻野 孝輔
京都大学情報学研究科
-
武智 翔吾
京都大学情報学研究科
-
Onoye Takao
Department Of Information Systems Engineering Graduate School Of Information Science And Technology
-
阿部 慎也
大阪大学情報科学研究科情報システム工学専攻
-
濱本 浩一
大阪大
-
高井 康充
大阪大学情報科学研究科
-
岡田 雅司
大阪大学情報科学研究科
-
田中 鳴海
大阪大学情報科学研究科
-
迫水 和仁
大阪大学情報科学研究科
-
迫水 和仁
大阪大学情報科学研究科:沖電気工業株式会社
著作論文
- 組込み機器向け文書配信システム(セッション4,学生チャレンジ特集)
- 組込み機器向け文書配信システム(テーマ:学生チャレンジ特集)
- 5ZC-9 立体音響処理のARMプロセッサ上での実時間実装(モバイル,学生セッション,インターフェース)
- BDDサイズに着目したPCA-Chip2のための変数順序決定手法
- BDDサイズに着目したPCA-Chip2のための変数順序決定手法
- AS-1-4 製造ばらつきや環境変動を許容するサブスレッショルド回路設計(AS-1.サブスレッショルドCMOS回路技術,シンポジウムセッション)
- レイアウトを考慮した基板バイアスクラスタリング手法(低消費電力設計,システムオンシリコンを支える設計技術)
- 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
- 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
- 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
- A-3-6 低電圧回路向け基板電位制御レイアウト方式の面積効率評価(A-3.VLSI設計技術,一般講演)
- A-3-5 メッシュ型クロック分配網のスキュー評価(A-3.VLSI設計技術,一般講演)
- 電源ノイズに注目した電源遮断法の実機評価(ポスター講演,学生・若手研究会)
- スケーラブルDVCにおける変換量子化回路のVLSI設計(スマートパーソナルシステム,一般)