橋本 昌宜 | 大阪大学情報科学研究科

スポンサーリンク

概要

• 橋本 昌宜の詳細を見る
• 同名の論文著者
• 大阪大学情報科学研究科の論文著者

関連著者

• 橋本 昌宜

  大阪大学情報科学研究科

• 橋本 昌宜

  大阪大学大学院情報科学研究科

• 橋本 昌宜

  大阪大学情報科学研究科情報システム工学専攻

• 橋本 昌宣

  大阪大学情報科学研究科情報システム工学専攻

• 尾上 孝雄

  大阪大学情報科学研究科

• Onoye T

  Kyoto Univ. Kyoto‐shi Jpn

• 橋本 昌宜

  大阪大

• 密山 幸男

  大阪大学大学院情報科学研究科

• 小野寺 秀俊

  京都大学情報学研究科

• 橋本 昌宜

  大阪大学大学院情報科学研究科情報システム工学専攻

• 濱本 浩一

  大阪大学情報科学研究科

• 密山 幸男

  大阪大学情報科学研究科

• 土谷 亮

  京都大学情報学研究科

• 土谷 亮

  京都大学大学院情報学研究科通信情報システム専攻

• 土谷 亮

  京都大学

• 土谷 亮

  京都大学情報学研究科通信情報システム専攻

• 更田 裕司

  大阪大学情報科学研究科情報システム工学専攻

• 密山 幸男

  高知工科大学システム工学群

• 尾上 孝雄

  大阪大学大学院情報科学研究科情報システム工学専攻

• 尾上 孝雄

  京都大学 大学院 情報学研究科 通信情報システム専攻

• Onoye Takao

  Faculty Of Engineering Osaka University

• Onoye Takao

  Department Of Communications And Computer Engineering Kyoto University

• Onoye Takao

  Graduate School Of Engineering Osaka University

• Onoye Takao

  Osaka University

• 上村 晋一朗

  京都大学情報学研究科

• Onoye Takao

  Osaka Univ. Suita‐shi Jpn

• 尾上 孝雄

  大阪大学大学院情報科学研究科

• Onoye Takao

  Department Of Information Systems Engineering Graduate School Of Information Science And Technology

• 阿部 慎也

  大阪大学情報科学研究科情報システム工学専攻

• 二宮 進有

  大阪大学情報科学研究科情報システム工学専攻

• 濱本 浩一

  大阪大

• 高井 康充

  大阪大学情報科学研究科

もっと見る 閉じる

著作論文

• 国際会議への論文の執筆ガイド : VLSI設計技術分野での一考察(招待講演,デザインガイア2010-VLSI設計の新しい大地-)
• AS-1-4 製造ばらつきや環境変動を許容するサブスレッショルド回路設計(AS-1.サブスレッショルドCMOS回路技術,シンポジウムセッション)
• レイアウトを考慮した基板バイアスクラスタリング手法(低消費電力設計,システムオンシリコンを支える設計技術)
• 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
• 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
• 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
• 遅延ばらつきを考慮したVLSIタイミング検証(設計・CAEによる実装イノベーション)
• A-3-17 ロードマップに準拠したSPICEトランジスタモデルの構築(A-3.VLSI設計技術,一般講演)
• C-12-39 LC共振器におけるMOSFETの抵抗成分を考慮した等価並列抵抗の見積もり(C-12.集積回路C(アナログ),エレクトロニクス2)
• A-3-12 オンチップ伝送線路の基板損失に対する下層配線の影響(A-3. VLSI設計技術, 基礎・境界)
• オンチップ高速信号伝送用配線の解析的性能評価(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
• オンチップ高速信号伝送用配線の解析的性能評価(設計手法, システムオンシリコン設計技術並びにこれを活用した VLSI)
• 国際会議への論文の執筆ガイド : VLSI設計技術分野での一考察(デザインガイア2010-VLSI設計の新しい大地-)
• A-3-6 低電圧回路向け基板電位制御レイアウト方式の面積効率評価(A-3.VLSI設計技術,一般講演)
• A-3-5 メッシュ型クロック分配網のスキュー評価(A-3.VLSI設計技術,一般講演)
• A-3-1 空間的相関を考慮したSSTAにおける領域の分割数と精度(A-3.VLSI設計技術,一般講演)
• 電源ノイズに注目した電源遮断法の実機評価(ポスター講演,学生・若手研究会)
• 超低電圧サブスレショルド回路設計(招待講演,デザインガイア2011-VLSI設計の新しい大地-)
• 超低電圧サブスレショルド回路設計(招待講演,デザインガイア2011-VLSI設計の新しい大地-)
• 超低電圧サブスレショルド回路設計

もっと見る 閉じる

スポンサーリンク