スケーラブルDVCにおける変換量子化回路のVLSI設計(スマートパーソナルシステム,一般)
スポンサーリンク
概要
- 論文の詳細を見る
本研究ではDistributed Video Codingエンコーダの組込みシステムの実現を目指しており,最も支配的な演算量を占める変換量子化部のハードウェア化に向けたアーキテクチャの検討と実装を行う.本論文で提案するアーキテクチャでは,変換量子化部における画素毎の独立した処理を並列実装することで処理の高速化を図り,演算の一部をハードウェアに適した等価な演算に置き換えることで回路規模の削減を行なっている.提案アーキテクチャはVerilog HDLを用いて実装しており,その結果,解像度1920×1080画素,30fpsの動画において実時間処理が可能であることを示した.
- 一般社団法人電子情報通信学会の論文
- 2013-06-06
著者
関連論文
- 組込み機器向け文書配信システム(セッション4,学生チャレンジ特集)
- 組込み機器向け文書配信システム(テーマ:学生チャレンジ特集)
- 5ZC-9 立体音響処理のARMプロセッサ上での実時間実装(モバイル,学生セッション,インターフェース)
- BDDサイズに着目したPCA-Chip2のための変数順序決定手法
- BDDサイズに着目したPCA-Chip2のための変数順序決定手法
- AS-1-4 製造ばらつきや環境変動を許容するサブスレッショルド回路設計(AS-1.サブスレッショルドCMOS回路技術,シンポジウムセッション)
- レイアウトを考慮した基板バイアスクラスタリング手法(低消費電力設計,システムオンシリコンを支える設計技術)
- 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
- 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
- 基板バイアス印加レイアウト方式の面積効率と速度制御性の評価(低消費電力設計,信号処理,LSI,及び一般)
- A-3-6 低電圧回路向け基板電位制御レイアウト方式の面積効率評価(A-3.VLSI設計技術,一般講演)
- A-3-5 メッシュ型クロック分配網のスキュー評価(A-3.VLSI設計技術,一般講演)
- 電源ノイズに注目した電源遮断法の実機評価(ポスター講演,学生・若手研究会)
- スケーラブルDVCにおける変換量子化回路のVLSI設計(スマートパーソナルシステム,一般)