大塚 文雄 | 半導体先端テクノロジーズ(Selete)

スポンサーリンク

概要

• 同名の論文著者
• 半導体先端テクノロジーズ(Selete)の論文著者

関連著者

• 有門 経敏

  半導体先端テクノロジーズ(Selete)

• 大塚 文雄

  (株)半導体先端テクノロジーズ(Selete)

• 大塚 文雄

  半導体先端テクノロジーズ(Selete)

• 佐々木 隆興

  半導体先端テクノロジーズ(selete)第一研究部

• 峰地 輝

  半導体先端テクノロジーズ(Selete)

• 安平 光雄

  半導体先端テクノロジーズ(Selete)

• 安平 光雄

  半導体先端テクノロジーズ(selete)第一研究部

• 峰地 輝

  半導体先端テクノロジーズ(selete)第一研究部

• 佐々木 隆興

  半導体先端テクノロジーズ(Selete)

• 田村 泰之

  半導体先端テクノロジーズ(Selete)

• 小崎 浩司

  半導体先端テクノロジーズ(Selete)第一研究部

• 青山 知憲

  半導体先端テクノロジーズ(selete)

• 渡辺 俊成

  半導体先端テクノロジーズ(selete)

• 泉 直希

  半導体先端テクノロジーズ(selete)第一研究部

• 中川 義和

  半導体先端テクノロジーズ(Selete)第一研究部

もっと見る 閉じる

著作論文

• 低スタンバイ電力用途HfSiONトランジスタの高集積化
• 低消費電力対応65nmノードCMOSプロセス : LOP対応極浅接合技術、LSTP対応HfSiONトランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 低消費電力対応65nmノードCMOSプロセス : LOP対応極浅接合技術、LSTP対応HfSiONトランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 低消費電力用途を目的とした極浅接合を有する65nmノードCMOSプロセス(IEDM特集:先端CMOSデバイス・プロセス技術)
• ゲート絶縁膜国際ワークショップ(IWGI 2003)会合報告

スポンサーリンク