FPGAにおける高速シリアル通信を用いたASICエミュレータ向け配線仮想化の検討 (コンピュータシステム)
スポンサーリンク
概要
- 論文の詳細を見る
- 2010-11-30
著者
関連論文
- SRAM型FPGAの部分再構成によるソフトコアプロセッサの高信頼化(デバイスアーキテクチャ,リコンフィギャラブルシステムとその応用論文)
- FPGAにおける高速シリアル通信を用いたASICエミュレータ向け配線仮想化の検討 (コンピュータシステム)
- 部分再構成によるソフトコアプロセッサの故障回復手法(ディペンダブル設計,FPGA応用及び一般)
- 部分再構成によるソフトコアプロセッサの故障回復手法(ディペンダブル設計,FPGA応用及び一般)
- 部分再構成によるソフトコアプロセッサの故障回復手法(ディペンダブル設計,FPGA応用及び一般)
- 三重冗長ソフトコアプロセッサにおける同期復旧処理の一検討(高信頼化技術・設計技術)
- ソフトコアプロセッサの高信頼化に向けた三重冗長実装の一検討(高信頼化技術・設計技術)
- COGRE : 面積削減を目的とした少構成メモリ論理セルアーキテクチャ(デバイスアーキテクチャ)
- FPGAにおける高速シリアル通信を用いたASICエミュレータ向け配線仮想化の検討(システムアーキテクチャ1,デザインガイア2010-VLSI設計の新しい大地-)
- ソフトコアプロセッサシステムの高信頼化に向けたコンテキスト同期手法(信頼性,非同期)
- システムの高信頼化に向けたSupervisor Processorの一検討
- システムの高信頼化に向けたSupervisor Processorの一検討
- 動的再構成システムに向けた部分再構成データの再配置に関する一検討(動的再構成システム)
- 単一FPGA内における三重冗長モジュールの動的再配置によるハードエラー回避手法 (リコンフィギャラブルシステム)
- システムの高信頼化に向けたSupervisor Processorの一検討 (ディペンダブルコンピューティング・組込み技術とネットワークに関するワークショップETNET2012)
- システムの高信頼化に向けたSupervisor Processorの一検討 (コンピュータシステム・組込み技術とネットワークに関するワークショップETNET2012)
- FPGAシステムのソフトエラー耐性評価におけるブートストラップ法による高速化 (リコンフィギャラブルシステム)
- 二重冗長ソフトコアプロセッサにおけるソフトエラーの高速復旧技術(最適化技術・高信頼化技術,デザインガイア2011-VLSI設計の新しい大地-)
- システムの高信頼化に向けたSupervisor Processorの一検討(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- システムの高信頼化に向けたSupervisor Processorの一検討(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- 単一FPGA内における三重冗長モジュールの動的再配置によるハードエラー回避手法(リコンフィギャラブル応用)
- FPGAシステムのソフトエラー耐性評価におけるブートストラップ法による高速化