n-well CMOS構造におけるラッチアップ特性の過渡解析

スポンサーリンク

概要

• 論文の詳細を見る
• 法政大学工学部の論文

著者

• 崔 愿哲

  法政大学檀研究室博士課程

• 谷高 真一

  法政大学檀研究室修士課程

関連論文

• 非平衡輸送場における SOI MOSFET の過渡解析
• 熱抵抗を考慮したSOI MOSFETのデバイスシミュレーション
• SOI MOSFETにおけるキンク現象の過渡シミュレーション
• 半導体 2-II-12 n-well CMOSにおけるラッチアッブ特性の解析 (日本シミュレーション学会 第20回計算電気・電子工学シンポジウム(1999年11月25日,26日)) -- (第2日目 平成11年11月26日(金))
• 半導体 2-II-11 非平衡輸送場におけるSOI MOSFETの過渡解析 (日本シミュレーション学会 第20回計算電気・電子工学シンポジウム(1999年11月25日,26日)) -- (第2日目 平成11年11月26日(金))
• n-well CMOS構造におけるラッチアップ特性の過渡解析
• エネルギー輸送方程式を用いたMOSFETの過渡状態におけるスナップバック解析

スポンサーリンク