GPGPU による組み合わせ論理回路の入力パタン並列論理シミュレーション
スポンサーリンク
概要
著者
関連論文
- 有限オートマトンと表現等価な正則時相論理とその論理設計検証への応用
- 正則時相論理のモデルチェック法の改良と設計検証への適用
- 設計検証技術(総論) : 現在の設計検証技術はペンティアムのバグを見つけることができるか
- 1. 論理関数処理に基づく形式的検証手法 ( 論理設計の形式的検証)
- 形式的設計検証のための分岐時間正則時相論理
- 時相論理と言語階層の対応関係について(計算および計算量理論とその周辺)
- 有限オートマトンと表現等価な正則時相論理とその論理設計検証への応用
- 線形時間のモデルチェックアルゴリズムを持つ正則時相論理と変数代入機構による拡張
- On Design Varification between Different Levels of Abstraction Using Regular Temporal Logic
- 正則時相論理の充足可能性判定アルゴリズム
- 特集「論理設計の形式的検証」の編集にあたって
- マルチコンピュータ・マルチスクリーン・グラフィクス・システム(MCMSシステム)の論理シンボル入力/編集
- マルチコンピュータ・マルチスクリーン・グラフィクス・システム(MCMSシステム)による論理回路図の入力
- マルチコンピュータ・マルチスクリーン・グラフィクスワークステーションの開発
- 並列分枝限定法と動的探索木分割によるクラスタシステム向き最適順序付けアルゴリズム(アルゴリズム)
- 通信状態の可視化によるメッセージ通信型並列プログラムのデバッグ支援ツール
- クラスタシステムにおける並列バイトニックソートの性能評価
- Verification of Deadlock Free Property of Asynchronous Robot Control Programs
- 情報技術革命を支える高性能・高効率計算システムの研究
- 平成13年度活動概要
- Verification of Deadlock Free Property of Asynchronous Robot Control Programs
- HRクラスタシステムガイド(ハイテクリサーチプロジェクト)
- 静的部分問題割り当てに基づくN-queen問題の並列アルゴリズム
- 静的部分問題割り当てに基づくN-queen問題の並列アルゴリズム
- 形式的論理設計検証の研究
- 形式的論理設計検証の研究
- 形式的論理設計検証の研究
- 記号モデル検証システムSMVにおける像計算 (テストと設計検証論文特集)
- タスク制御アーキテクチャ入力支援システム
- 形式的論理設計検証およびメッセージ書換型プロキシサーバーの研究
- メッセージ書換型プロキシサーバの研究開発
- 形式的論理設計検証に関する研究
- 16ビットマイクロプロセッサの形式的設計検証
- 順序回路検証の技術
- イベントの2項関係に基づく並列システムの代数的仕様記述
- 正則集合と表現等価な正則時相論理RTL
- GPGPU による組み合わせ論理回路の入力パタン並列論理シミュレーション
- 形式的論理設計検証に関する研究
- 形式的論理設計検証に関する研究
- 形式的設計検証
- 正則集合に表現等価なテンポラル・ロジック(アルゴリズムの数学的基礎理論とその応用)