0.18μm CMOSプロセスダイナミック光再構成型ゲートアレイVLSI(リコンフィギャラブルアーキテクチャ,デザインガイア2012-VLSI設計の新しい大地-)

スポンサーリンク

概要

論文の詳細を見る
我々は高速な動的再構成を目的とした光再構成型ゲートアレイの研究開発を進めている.光再構成型ゲートアレイはレーザアレイ,ホログラムメモリ,ゲートアレイVLSIの3層構造で,2次元の光バスを用いてコンテキスト情報を並列転送し,高速な再構成を実現することができる.また,大容量の3次元ホログラムメモリを用いることにより,大量のコンテキスト情報を保持することができる.よって,光再構成型ゲートアレイでは動的再構成を行うことにより,仮想的に大規模なゲートアレイを実現することができる.本稿では,新たに試作した0.18μm CMOSプロセス・ダイナミック光再構成型ゲートアレイVLSIの評価結果について報告する.
一般社団法人電子情報通信学会の論文
2012-11-20

著者

関連論文

もっと見る

スポンサーリンク