ハードウェア設計のためのモデルコンパイラ開発と実証実験 : UMLステートマシン図からのハードウェア記述言語の生成(設計技術・アーキテクチャ)
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,UMLクラス図,UMLアクティビティ図,UMLステートマシン図から,論理合成可能なハードウェア記述言語の自動生成を行うUMLモデルコンパイラの開発と,それを用いた実証実験について述べる.我々は,UMLステートマシン図とNSL言語を対応させるルールを示す.また,このルールに基づいて,ステートマシン図からNSL記述を生成するUMLモデルコンパイラSTA2NSLを開発した.UMLステートマシン図には,ハードウェアの動作の状態を記述する.我々はこの手法を用いて,状態遷移を必要とするハードウェアを設計し,生成されるハードウェア記述の論理が正常であることを実証する.
- 2011-09-19
著者
-
清水 尚彦
東海大学情報理工学部ソフトウェア開発工学科
-
清水 尚彦
東海大学情報理工学部
-
清水 尚彦
東海大 電子情報
-
清水 尚彦
情報理工学部ソフトウェア開発工学
-
清水 尚彦
東海大学
-
山崎 亮太
東海大学
-
狩野 大樹
東海大学
関連論文
- 実践教育としてのIBM PC互換システムの設計(FRGA応用,リコンフィギャラブルシステム,一般)
- 高性能並列FFT
- OSSEDAツールに対するクロックツリージェネレータの実装(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
- OSSEDAツールに対するクロックツリージェネレータの実装(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
- ハードウェア・ソフトウェア協調エミュレーション・シミュレーション手法
- SCE-MI仕様協調エミュレーション環境およびエミュレーション用モジュール自動生成環境の開発/評価
- SCE-MI仕様協調エミュレーション環境およびエミュレーション用モジュール自動生成環境の開発/評価
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードヘの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- sfl2vlを利用したVLSI開発環境とi8086命令互換プロセッサ開発によるVLSI設計教育(ディペンダブルコンピュータシステム及び一般)
- sfl2vlを利用したVLSI開発環境とi8086命令互換プロセッサ開発によるVLSI設計教育(ディペンダブルコンピュータシステム及び一般)
- USB制御命令を持つ専用プロセッサの設計とUSBデバイスへの実装による評価
- C-12-12 プロトコル処理の多くをハードウェア化した USB インターフェースの設計
- 2.6系カーネルに対するLinux Super Pageの実装と性能評価(オペレーティング・システム/コンパイラ)
- 2.6系カーネルに対するLinux Super Pageの実装と性能評価(オペレーティング・システム/コンパイラ)
- A-3-10 SFL と Verilog を用いる設計教育環境と HDL 変換プログラム
- レイテンシ耐性を有するコンピュータシステムの研究
- レイテンシ耐性を有するコンピュータシステムの研究
- D-6-1 レイテンシ耐性を有するコンピュータシステムの研究
- メモリレイテンシ隠蔽アーキテクチャSCALT
- JAVAチップにおける配列オブジェクトのサポート
- UMLからの論理合成可能HDLの生成試行 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (仕様・アルゴリズム記述言語を用いた設計)
- 電子データをはこぶ : CPUの裏側でますます遠くなるデータ(はこぶ)
- UML図を用いたハードウェア設計手法による実証実験と評価
- AllianceVHDLツールセットによるROHM0.18μmチップ試作検証 : 配置配線検証ツールの試行(VLSI設計技術,FPGA応用及び一般)
- AllianceVHDLツールセットによるROHM0.18μmチップ試作検証 : 配置配線検証ツールの試行(VLSI設計技術,FPGA応用及び一般)
- AllianceVHDLツールセットによるROHM0.18μmチップ試作検証 : 配置配線検証ツールの試行(VLSI設計技術,FPGA応用及び一般)
- MP3エンコーダの高速化(システムソフトウェアの新しい潮流)
- MP3エンコーダの高速化
- MP3エンコーダの高速化
- MP3エンコーダの高速化
- SCALT(SCAlable Latency Tolerant architecture)/SMP の性能検討
- UMLアクティビティ図のハードウェア記述言語NSLへの動作合成(コンピュータシステム,FPGA応用及び一般)
- UMLアクティビティ図のハードウェア記述言語NSLへの動作合成(コンピュータシステム,FPGA応用及び一般)
- UMLアクティビティ図のハードウェア記述言語NSLへの動作合成(コンピュータシステム,FPGA応用及び一般)
- ハードウェア設計のためのモデルコンパイラ開発と実証実験--UMLステートマシン図からのハードウェア記述言語の生成 (リコンフィギャラブルシステム)
- D-14-19 MP3エンコーダの音質評価手法の提案
- MP3用高速量子化回路の提案
- MP3用高速量子化回路の提案
- MP3ハードウェアデコーダのIMDCT処理における演算誤差の評価(マルチメディアとネットワーク)
- A-4-15 ハードウェア MP3 エンコーダの設計
- MP3デコーダIMDCT処理に必要な精度の評価(マルチメディア)
- A-3-15 ハードウェア統合開発環境の検討
- Linuxにおける多粒度TLBのサポートと性能評価
- メモリレイテンシ耐性を有するプロセッサ(SCALT)の設計
- ポインタ指向アプリケーションにおけるSCALTの評価
- 変動するメモリレイテンシに対応するプロセッサ構成と評価
- 変動するメモリレイテンシに対応するプロセッサ構成と評価
- バッファチェック命令により変動するレイテンシに対応するプロセッサの性能検討
- 予測できないメモリレイレンシの変動にソフトウェアで対応するためのハードウェア機構
- 分散メモリ並列コンピュータにおける並列パイプラインSOR法による線形一次方程式の解法
- FPGAを用いた集積回路設計教育システムの開発ならびに大人数を対象とする集積回路設計教育カリキュラムの検討
- FPGAを用いた集積回路設計教育システムの開発ならびに大人数を対象とする集積回路設計教育カリキュラムの検討
- JAVA Virtual Machineアーキテクチャの実装に関する研究 : TRAJAプロジェクト
- SOR法のパイプライン処理による偏微分方程式の並列解法
- スケーラブル・レイテンシ・トレラント・アーキテクチャ
- ハードウェア設計のためのモデルコンパイラ開発と実証実験 : UMLステートマシン図からのハードウェア記述言語の生成(設計技術・アーキテクチャ)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価 (リコンフィギャラブルシステム)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価 (コンピュータシステム)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価 (VLSI設計技術)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価(高位合成と演算応用,FPGA応用及び一般)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価(高位合成と演算応用,FPGA応用及び一般)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価(高位合成と演算応用,FPGA応用及び一般)
- SysMLを用いたモデルベースハードウェア開発の試行 (リコンフィギャラブルシステム)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価
- UMLモデル図からハードウェアを設計する手法による実証実験と評価
- UMLモデル図からハードウェアを設計する手法による実証実験と評価
- SysMLを用いたモデルベースハードウェア開発の試行(FPGAシステムとハードウェア開発,デザインガイア2012-VLSI設計の新しい大地-)
- RTOSからLinuxへのマイグレーションおよびRTOS教育のためのRTOS on POSIXの開発(リアルタイムオペレーティングシステム,組込み技術とネットワークに関するワークショップETNET2013)
- UML図を用いた設計検証の自動化手法の開発(FPGA高位設計, FPGA応用及び一般)
- UML図を用いた設計検証の自動化手法の開発(FPGA高位設計, FPGA応用及び一般)
- Alliance EDAツールセットとディープサブミクロンプロセス対応λルールベースセルライブラリによるRohmO.18μmチップ試作検証配置配線ツールの試行(物理設計, FPGA応用及び一般)
- Alliance EDAツールセットとディープサブミクロンプロセス対応λルールベースセルライブラリによるRohmO.18μmチップ試作検証配置配線ツールの試行(物理設計, FPGA応用及び一般)
- Alliance EDAツールセットとディープサブミクロンプロセス対応λルールベースセルライブラリによるRohmO.18μmチップ試作検証配置配線ツールの試行(物理設計, FPGA応用及び一般)