OSSEDAツールに対するクロックツリージェネレータの実装(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
スポンサーリンク
概要
- 論文の詳細を見る
当研究室はOSSEDAツールを用いたLSI設計環境を提案,構築し,実際に0NSEMI1.2μm,Rohm0.35μm,0.18μmにおいてテープアウトを行ってきた.しかし,OSSEDAツールの自動配置配線は,クロック配線を考慮した配線をすることができないものが多い.ディープサブミクロンプロセスを利用するに当たってクロックのスキューが問題となるため,対策としてHツリークロックの自動生成並びにクロックドライバの自動挿入機能を開発し,CTS可能なLSI設計プロセスを設計し,実際にディープサブミクロンにおいてデザインルールエラーの無いレイアウトを作成可能な事を確認した.
- 2010-11-22
著者
-
清水 尚彦
東海大学情報理工学部ソフトウェア開発工学科
-
清水 尚彦
東海大学情報理工学部
-
清水 尚彦
東海大 電子情報
-
清水 尚彦
情報理工学部ソフトウェア開発工学
-
樋口 拓哉
工学研究科情報通信制御システム工学専攻
-
大金 淳一郎
工学研究科情報通信制御システム工学専攻
-
清水 尚彦
東海大学情報通信学部組込みソフトウェア工学科:オーバートーン(株)
関連論文
- 実践教育としてのIBM PC互換システムの設計(FRGA応用,リコンフィギャラブルシステム,一般)
- 高性能並列FFT
- OSSEDAツールに対するクロックツリージェネレータの実装(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
- OSSEDAツールに対するクロックツリージェネレータの実装(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
- ハードウェア・ソフトウェア協調エミュレーション・シミュレーション手法
- SCE-MI仕様協調エミュレーション環境およびエミュレーション用モジュール自動生成環境の開発/評価
- SCE-MI仕様協調エミュレーション環境およびエミュレーション用モジュール自動生成環境の開発/評価
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードヘの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- sfl2vlを利用したVLSI開発環境とi8086命令互換プロセッサ開発によるVLSI設計教育(ディペンダブルコンピュータシステム及び一般)
- sfl2vlを利用したVLSI開発環境とi8086命令互換プロセッサ開発によるVLSI設計教育(ディペンダブルコンピュータシステム及び一般)
- USB制御命令を持つ専用プロセッサの設計とUSBデバイスへの実装による評価
- C-12-12 プロトコル処理の多くをハードウェア化した USB インターフェースの設計
- 2.6系カーネルに対するLinux Super Pageの実装と性能評価(オペレーティング・システム/コンパイラ)
- 2.6系カーネルに対するLinux Super Pageの実装と性能評価(オペレーティング・システム/コンパイラ)
- A-3-10 SFL と Verilog を用いる設計教育環境と HDL 変換プログラム
- レイテンシ耐性を有するコンピュータシステムの研究
- レイテンシ耐性を有するコンピュータシステムの研究
- D-6-1 レイテンシ耐性を有するコンピュータシステムの研究
- メモリレイテンシ隠蔽アーキテクチャSCALT
- JAVAチップにおける配列オブジェクトのサポート
- UMLからの論理合成可能HDLの生成試行 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (仕様・アルゴリズム記述言語を用いた設計)
- 電子データをはこぶ : CPUの裏側でますます遠くなるデータ(はこぶ)
- UML図を用いたハードウェア設計手法による実証実験と評価
- AllianceVHDLツールセットによるROHM0.18μmチップ試作検証 : 配置配線検証ツールの試行(VLSI設計技術,FPGA応用及び一般)
- AllianceVHDLツールセットによるROHM0.18μmチップ試作検証 : 配置配線検証ツールの試行(VLSI設計技術,FPGA応用及び一般)
- MP3エンコーダの高速化(システムソフトウェアの新しい潮流)
- MP3エンコーダの高速化
- MP3エンコーダの高速化
- MP3エンコーダの高速化
- SCALT(SCAlable Latency Tolerant architecture)/SMP の性能検討
- UMLアクティビティ図のハードウェア記述言語NSLへの動作合成(コンピュータシステム,FPGA応用及び一般)
- UMLアクティビティ図のハードウェア記述言語NSLへの動作合成(コンピュータシステム,FPGA応用及び一般)
- UMLアクティビティ図のハードウェア記述言語NSLへの動作合成(コンピュータシステム,FPGA応用及び一般)
- D-14-19 MP3エンコーダの音質評価手法の提案
- MP3用高速量子化回路の提案
- MP3用高速量子化回路の提案
- MP3ハードウェアデコーダのIMDCT処理における演算誤差の評価(マルチメディアとネットワーク)
- A-4-15 ハードウェア MP3 エンコーダの設計
- MP3デコーダIMDCT処理に必要な精度の評価(マルチメディア)
- A-3-15 ハードウェア統合開発環境の検討
- Linuxにおける多粒度TLBのサポートと性能評価
- メモリレイテンシ耐性を有するプロセッサ(SCALT)の設計
- ポインタ指向アプリケーションにおけるSCALTの評価
- 変動するメモリレイテンシに対応するプロセッサ構成と評価
- 変動するメモリレイテンシに対応するプロセッサ構成と評価
- バッファチェック命令により変動するレイテンシに対応するプロセッサの性能検討
- 予測できないメモリレイレンシの変動にソフトウェアで対応するためのハードウェア機構
- 分散メモリ並列コンピュータにおける並列パイプラインSOR法による線形一次方程式の解法
- FPGAを用いた集積回路設計教育システムの開発ならびに大人数を対象とする集積回路設計教育カリキュラムの検討
- FPGAを用いた集積回路設計教育システムの開発ならびに大人数を対象とする集積回路設計教育カリキュラムの検討
- JAVA Virtual Machineアーキテクチャの実装に関する研究 : TRAJAプロジェクト
- SOR法のパイプライン処理による偏微分方程式の並列解法
- スケーラブル・レイテンシ・トレラント・アーキテクチャ
- ハードウェア設計のためのモデルコンパイラ開発と実証実験 : UMLステートマシン図からのハードウェア記述言語の生成(設計技術・アーキテクチャ)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価(高位合成と演算応用,FPGA応用及び一般)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価(高位合成と演算応用,FPGA応用及び一般)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価(高位合成と演算応用,FPGA応用及び一般)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価
- SysMLを用いたモデルベースハードウェア開発の試行(FPGAシステムとハードウェア開発,デザインガイア2012-VLSI設計の新しい大地-)