分散メモリ並列コンピュータにおける並列パイプラインSOR法による線形一次方程式の解法
スポンサーリンク
概要
- 論文の詳細を見る
In this paper a Parallel Pipelining SOR (ppSOR) method and an iterative linear equation solver using the ppSOR method are presented. The experimental results on a distributed memory parallel processor NEC cenju-3 with 16 PEs, are also pressented. It is shown that the convergence property of ppSOR method is as same as the multi-color method. However, this method have an advantage not to require to coloring nodes of the graph which is associated with the coefficient matrix to be solved. The experimental results show that 10 times speed up is achieved on a parallel processor with 16 PE compared to a single PE processor.
- 東海大学の論文
著者
関連論文
- 実践教育としてのIBM PC互換システムの設計(FRGA応用,リコンフィギャラブルシステム,一般)
- 高性能並列FFT
- OSSEDAツールに対するクロックツリージェネレータの実装(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
- OSSEDAツールに対するクロックツリージェネレータの実装(物理設計,デザインガイア2010-VLSI設計の新しい大地-)
- ハードウェア・ソフトウェア協調エミュレーション・シミュレーション手法
- SCE-MI仕様協調エミュレーション環境およびエミュレーション用モジュール自動生成環境の開発/評価
- SCE-MI仕様協調エミュレーション環境およびエミュレーション用モジュール自動生成環境の開発/評価
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードヘの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 標準協調エミュレーションモデリングインターフェースSCE-MIのFPGAボードへの実装試行(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- USB制御命令を持つ専用プロセッサの設計とUSBデバイスへの実装による評価
- 2.6系カーネルに対するLinux Super Pageの実装と性能評価(オペレーティング・システム/コンパイラ)
- 2.6系カーネルに対するLinux Super Pageの実装と性能評価(オペレーティング・システム/コンパイラ)
- レイテンシ耐性を有するコンピュータシステムの研究
- レイテンシ耐性を有するコンピュータシステムの研究
- D-6-1 レイテンシ耐性を有するコンピュータシステムの研究
- メモリレイテンシ隠蔽アーキテクチャSCALT
- JAVAチップにおける配列オブジェクトのサポート
- UMLからの論理合成可能HDLの生成試行 (第21回 回路とシステム軽井沢ワークショップ論文集) -- (仕様・アルゴリズム記述言語を用いた設計)
- 電子データをはこぶ : CPUの裏側でますます遠くなるデータ(はこぶ)
- UML図を用いたハードウェア設計手法による実証実験と評価
- AllianceVHDLツールセットによるROHM0.18μmチップ試作検証 : 配置配線検証ツールの試行(VLSI設計技術,FPGA応用及び一般)
- AllianceVHDLツールセットによるROHM0.18μmチップ試作検証 : 配置配線検証ツールの試行(VLSI設計技術,FPGA応用及び一般)
- MP3エンコーダの高速化(システムソフトウェアの新しい潮流)
- MP3エンコーダの高速化
- MP3エンコーダの高速化
- MP3エンコーダの高速化
- SCALT(SCAlable Latency Tolerant architecture)/SMP の性能検討
- D-14-19 MP3エンコーダの音質評価手法の提案
- MP3用高速量子化回路の提案
- MP3用高速量子化回路の提案
- MP3ハードウェアデコーダのIMDCT処理における演算誤差の評価(マルチメディアとネットワーク)
- A-4-15 ハードウェア MP3 エンコーダの設計
- MP3デコーダIMDCT処理に必要な精度の評価(マルチメディア)
- A-3-15 ハードウェア統合開発環境の検討
- Linuxにおける多粒度TLBのサポートと性能評価
- メモリレイテンシ耐性を有するプロセッサ(SCALT)の設計
- ポインタ指向アプリケーションにおけるSCALTの評価
- 変動するメモリレイテンシに対応するプロセッサ構成と評価
- 変動するメモリレイテンシに対応するプロセッサ構成と評価
- バッファチェック命令により変動するレイテンシに対応するプロセッサの性能検討
- 予測できないメモリレイレンシの変動にソフトウェアで対応するためのハードウェア機構
- 分散メモリ並列コンピュータにおける並列パイプラインSOR法による線形一次方程式の解法
- FPGAを用いた集積回路設計教育システムの開発ならびに大人数を対象とする集積回路設計教育カリキュラムの検討
- FPGAを用いた集積回路設計教育システムの開発ならびに大人数を対象とする集積回路設計教育カリキュラムの検討
- JAVA Virtual Machineアーキテクチャの実装に関する研究 : TRAJAプロジェクト
- SOR法のパイプライン処理による偏微分方程式の並列解法
- スケーラブル・レイテンシ・トレラント・アーキテクチャ
- ハードウェア設計のためのモデルコンパイラ開発と実証実験 : UMLステートマシン図からのハードウェア記述言語の生成(設計技術・アーキテクチャ)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価(高位合成と演算応用,FPGA応用及び一般)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価(高位合成と演算応用,FPGA応用及び一般)
- UMLモデル図からハードウェアを設計する手法による実証実験と評価(高位合成と演算応用,FPGA応用及び一般)