g_m/I_D Lookup Table法に基づくOTAの最適化設計 : Settling Timeを考慮した全体最適化手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
スポンサーリンク
概要
- 論文の詳細を見る
スケーリングが進んだアナログ回路に対して有効な設計手法として、g_m/I_D Lookup Table法が提案されている。この手法を用い2-Stage Miller-Compensated OTAの消費電力を最小化する設計フローが提案されているが、Settling Timeに関しては仕様と設計パラメータとの関係式が複雑であるため、経験的にクロスオーバ周波数f_cに置き換えられて、最適化が実行されていた。この結果として、最終シミュレーション後にSettling Timeが仕様を満たさないという問題が生じていた。本研究では、従来の設計フローに、Settling Timeを繰り返し計算して最適化するフローを組み込み、Settling Timeの仕様からOTAを全体最適化する手法を確立した。本手法の有効性は、10-bit 27MS/s Pipeline ADCに搭載可能なMDAC用OTAに対し、2種類の0.18μm 1.8V CMOSテクノロジで検証され、両者のテクノロジにおいて、再調整の必要なく要求仕様を満たすOTAが設計されることが確認できた。
- 2010-07-15
著者
関連論文
- g_m/I_D Lookup Table法に基づくOTAの最適化設計 : Settling Timeを考慮した全体最適化手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- g[m]/I[D] Lookup Table法に基づくOTAの最適化設計--Settling Timeを考慮した全体最適化手法 (集積回路)
- IF filter research for next generation wireless transceiver (集積回路)
- g[m]/I[D] Lookup Table法に基づくMOS SPICEモデル検証 (集積回路)
- g[m]/I[D]法を用いた高速・高利得OTAの最適化設計 (集積回路)
- g_m/I_D法を用いた高速・高利得OTAの最適化設計(若手研究会)
- 微細化ディジタルCMOS技術によって変わるRF/アナログ回路設計
- g_m/I_D Lookup Table法に基づくOTAの最適化設計 : Settling Timeを考慮した全体最適化手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 微細化ディジタルCMOS技術によって変わるRF/アナログ回路設計
- g[m]/I[D] Lookup Table法を基礎としたアナログ回路最適化設計 (情報センシング)
- 微細化ディジタルCMOS技術によって変わるRF/アナログ回路設計
- g_m/I_D Lookup Table法に基づくMOS SPICEモデル検証(ポスター講演,学生・若手研究会)
- 次世代無線機用IFフィルタ(ポスター講演,学生・若手研究会)
- g_m/I_D Lookup Table法を基礎としたアナログ回路最適化設計(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- Broadband Low Noise Amplifier Design in Scaled CMOS Technology (集積回路)
- 微細CMOSテクノロジにおけるアナログ回路設計(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)
- 微細CMOSテクノロジによる広帯域低雑音増幅器の設計(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会)