UML表記からのRTOSカーネル機能の抽出とFPGAによる実現
スポンサーリンク
概要
- 論文の詳細を見る
We propose a control unit generation system for embedded systems. The control unit generation system consists of Processor-Generator and Kernel-Generator, and generates HDL code for FPGA from application programs written in UML and C language. In this paper, we report the implementation of Kernel-Generator.
著者
関連論文
- ディジタル回路実験のためのWBTシステム(教育)
- ディジタル回路実験・実習遠隔教育システム
- XMLを用いたユーザーインターフェースのFAへの応用
- UML表記からのRTOSカーネル機能の抽出とFPGAによる実現
- 内観的情報を取り入れた運動学習支援システム(高等教育と情報)
- ペトリネットに基づく図式,テキスト併用手続き型並列処理言語PNPL
- ペトリネットコントローラベースのFAシステム設計手法
- FAシステムの高速制御用ペトリネットコントローラの提案
- ペトリネットコントローラベースのFAシステム設計手法について
- 並列計算機におけるペトリネットに基づいたタスクの割り当て機構
- 並列計算機におけるペトリネットに基づいたタスクの割り当て機構
- 並列計算機におけるペトリネットに基づいたタスクの割り当て機構
- 複数ペトリネットコントローラによるシーケンス制御システムに関する研究
- ペトリネットコントローラのユーザインタフェースとFAシステム設計言語の提案
- ペトリネットコントローラのユーザインタフェースとFAシステム設計言語の提案
- ペトリネットコントローラのユーザインタフェースとFAシステム設計言語の提案
- 論理型推論のニューラルネットワークによる実現
- ニューラルネットワークを利用した論理型言語処理系
- FAシステム高速制御のためのペトリネットコントローラ
- 仮想空間を利用した運動学習支援システム
- 動作認識ソフトウェアを用いた歩行に関する暗黙知獲得システム
- インテリジェント・スペースを用いた遠隔教育コンテンツ作製システム
- 複数ペトリネットコントローラのコンカレント制御について
- ペトリネットコントローラ群によるネット管理の研究
- ペトリネットコントローラのデッドロック回避方策について
- ペトリネットコントローラの改良
- ペトリネット制御用機能メモリの削減について
- ペトリネットに基づく高速プログラマブルコントロ-ラ
- ペトリネット制御型並列計算機の高速化
- UMLを用いた上位記述からのカーネル生成方式
- UMLを用いた制御プロセッサ生成方式
- A-3-18 アプリケーションベースの組み込みシステム開発手法(A-3. VLSI設計技術)
- A-1-38 XMLメタ言語を用いたPLC用言語の相互変換(A-1. 回路とシステム)
- XMLメタ言語によるPLC用言語間の相互変換システム
- FAにおけるPLC用言語間の変換システムの提案
- PrologからのHopfield型ニューラルネットワーク生成ツールの細胞削減に関する検討
- UMLを用いたカーネル生成方式
- 分散メモリ型並列計算機における手続き型言語の実行方式
- ボルツマンマシンによる論理型言語の推論実行
- FAシステムの一設計法とペトリネットコントローラの改良について
- 2P1-A10 規範動作の可視化に基づく動作学習支援システムの開発と動作正確性評価指標の提案