6L-5 PICタイマーを用いた組込みソフトウェア教育カリキュラムの開発(ソフトウェア設計,学生セッション,ソフトウェア科学・工学)
スポンサーリンク
概要
- 論文の詳細を見る
- 2009-03-10
著者
-
澤田 直
九州産業大学情報科学部知能情報学科
-
澤田 直
九州産業大学情報科学部
-
梅野 晶裕
九州産業大学大学院情報科学研究科
-
古瀬 潤
株式会社アイヴィス社会公共BU
-
澤田 直
九州産業大学 情報科学部
関連論文
- 2L-4 FPGAとプロセッサを組み合わせたシステム設計教育に関する研究(上流設計技術,学生セッション,アーキテクチャ)
- FPGA/DSPベースシステムによる組込みシステム設計教育(コンピュータシステム)
- 産学協同実践教育「プロジェクトベース設計演習」高度化の取組み(情報システム教育コンテスト(3))
- 6L-5 PICタイマーを用いた組込みソフトウェア教育カリキュラムの開発(ソフトウェア設計,学生セッション,ソフトウェア科学・工学)
- 産学協同によるプロジェクトベース設計演習のためのFD(大学教員能力開発)プログラムの実施と総括
- 経済産業省平成18年度産学協同実践的IT教育訓練基盤強化事業"「プロジェクトベース設計演習」FDプログラムの開発"実施報告
- 双方向型産学連携実践教育(実践教育,産学連携論文)
- 1M-9 FPGAを搭載した倒立振子ロボットの開発(モデリング・上流設計,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- 簡易言語とファームウェア改造による移動ロボット制御授業(ロボットを用いたプログラミング教育/一般)
- トランスダクション法の初期回路における一般化直列分割に基づくファンイン制限
- 最長経路の分解と置換による遅延最適化
- 最長経路を含む部分回路置換による論理回路の段数削減手法
- トランスダクション法のための二分決定グラフを用いた束探索に基づく3段初期回路の生成
- トランスダクション法を用いた回路の置き換えによる論理回路遅延最適化について
- 1M-8 モデル計算機KERNEL I/Oシステムの開発(モデリング・上流設計,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
- システム設計教育手法に関する研究
- 実機の制御を前提とした設計教育事例
- D-15-16 実機の制御を基にした論理回路実験教材の開発(D-15. 教育工学)
- 回路パターンによる回路変換を併用したトランスダクション法
- 回路パターンによる回路変換を併用したトランスダクション法
- パターンによる回路変換を併用したトランスダクション法
- 回路パタンに基づく回路変換システムの開発
- エラー補償型トランスダクション法による回路の最適化について
- パターンベースによる冗長性の付加を考慮したトランスダクション法に関する考察
- ファンイン制限つきトランスダクション法におけるゲート変更の導入
- 遅延を考慮したトランスダクション法におけるファンイン制限手法
- トランスダクション法のための3段初期回路生成手続きの改良とその評価
- OR表現を含むデータベース質問に対する自然言語表現の生成